This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84EVM:有关使用第三方评估 FPGA 板进行 DAC 设计的问题

Guru**** 1821780 points
Other Parts Discussed in Thread: DAC38J84EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1058940/dac38j84evm-questions-for-dac-design-with-a-3rd-party-evaluation-fpga-board

器件型号:DAC38J84EVM
主题中讨论的其他器件: TSW14J10EVM

我正在使用 标准 FMC-HPC 连接器设计第三方 FPGA (Xilinx Zynq UltraScale+ XCZU9EG MPSoC)评估板,该连接器不在 HSDC 专业版软件的支持列表中。

我的问题如下:

1.天气以及如何将   第三方 FPGA 评估 板连接到 HSDC 软件? 是否可以重新定义为  TSW14J01或 VC707/KC705/ZC706加 TSW14J10开发的 FPGA 源代码?

除了具有 clk 引脚和 TX 引脚的标准 jesd204b 协议外、DAC38J84EVM 板 FMC 连接器还具有引脚(名为 FMC_SCLK、FMC_SDIO、FMC_SEN_LMK、FMC_B5、FMC_B6、FMC_DIR_CONTRONL)。

完成设计时、我应该如何处理这些引脚?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shuai、

    1.是的、可以重新编译源代码。 可从 TI 网站上的 TSW14J10EVM 产品文件夹下载示例代码。 但是、您最好选择申请可与大多数 Xilinx 开发板配合使用的免费 TI JESD204B IP 源代码。 此代码随附示例源代码。 您可以通过以下链接请求此 IP:https://www.ti.com/tool/TI-JESD204-IP

    您会将此信号保持悬空。 它们是未使用的备件。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    在  TSW14J10EVM 产品文件夹源代码中、 我可以在 txt 中编辑脚本" build_IT.tcl "、添加我的器件信息并运行。(稍后我将详细尝试。)

    TI-JESD204 IP 可以更好地解决问题、我 的请求 现在正在处理中。

    FMC 中的其他信号 (名为 FMC_SCLK、FMC_SDIO、FMC_SEN_LMK、FMC_B5、FMC_B6、FMC_DIR_CONTRONL)通过 SPI 将 EVM 板上的 FPGA 和 CPLD 链接在一起。 在用户指南中、我可以通过选择跳线 J3来决定使用哪种器件(FMC SPI 或 CPLD SPI)。默认设置为 CPLD。

    感谢您的回复。  

    此致、

    Shuai