Other Parts Discussed in Thread: ADC3444
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3444 您好！
我使用 Arria 10 FPGA、SERDES IP 从 ADC3444接收数据。 我不使用 bitclk、而是使用通过 PLL 的帧时钟来实现位锁存和帧分离。
虽然数据表指定了数据总线与 bitclk 的时序、但并未明确说明帧时钟与数据位的时序。 我能否从 bitclk 时序推断帧时钟时序？
