[参考译文] ADS112C04：SDA 信号保持低电平。

您好 Kengo、

很难说出这里可能发生的情况。  您可以向我发送原理图吗？  隔离器(MCU 或 ADS112C04)的哪一侧应用了示波器探针？  ADS112C04上的 RESET 引脚是否被拉高？

就 SDA 变为低电平而言、根据示波器图、这种情况发生在寻址期间、但在地址完成之前、器件通常会进行 ACK。  I2C 总线上是否有任何其他器件会干扰？

此致、

Bob B

您好 Benjamin 先生、

我是 Kengo 客户的工程师。

Kengo 允许我直接向您发送消息。

我会直接回答您的问题并分享原理图。

问题1. 您能给我发送原理图吗？

A1。 我附于下文。 如果您发现任何问题或有意见并让我知道、我会非常高兴。 这将对我有所帮助。

问题2.  隔离器(MCU 或 ADS112C04)的哪一侧应用了示波器探针？

答2. 我在 ISO1640的第1侧探测示波器(即 ADS112C04)并记录了该波形。

问题3. ADS112C04上的 RESET 引脚是否被拉高？

答3. 拉高(请参阅原理图。)

问题4.  I2C 总线上是否有任何其他器件会干扰？

A4。 我为三个器件分配了不同的从器件地址。  

然后、我认为同一 I2C 总线上的任何其他器件都不可能进行干扰。

我在 ADS1119的 E2E 中发现了类似的现象。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/985791/ads1119-i2c-communication-error?tisearch=e2e-sitesearch&keymatch=ads1119#

在上面的链接中、ADS1119的用户似乎使用了可根据波形假定的隔离器。

但是、您和用户当时似乎无法得出结论。

然后、当我们在 MCU 和 TI 的 ADC IC 之间插入隔离 IC 时、恐怕会发生什么情况。

我想在 E2E 上与您进一步讨论这种现象、并得出结论、为什么会发生这种现象。

最棒的  

T. Sakakima

您好、 Sakakima、

感谢您提供更多信息。  首先、我想说、您在 SDA 为低电平时提到的 E2E 帖子显然是由微控制器缺少的第9个 SCL 时钟引起的、这意味着 SDA 将保持低电平以进行 ACK、直到收到第9个 SCL 时钟才会释放。  这与您看到的问题有很大不同。

您的示波器图显示、SDA 比预期的低一个时钟。  由于通过拉低 SDA 为所选地址似乎有一个 ACK、因此 SCL 线路上可能会有一个毛刺脉冲。  但是、示波器图中未显示毛刺脉冲。  此外、SDA 应在下一个 SCL 上释放。  因此、存在一种独特的情况、可能会导致 ADS112C04保持 SDA 为低电平。  在类似情况下看到的是导致 ADS112C04问题的瞬态事件。

瞬态可以是：

• 在原型配置的接线中拾取。  例如、如果试验电路板原型与连接各种引脚连接的线圈一起使用、则可以在接线中拾取 EMI/RFI。
• 使用接地不足的 PCB。  PCB 上的接地最好是作为一个实心单接地层、而不是一组接地走线。
• 电源瞬态。  在原理图中、数字电源上应使用铁氧体。  在电源中使用铁氧体时、我们看到了一些问题、因为 CMOS 器件可能使用非常短的持续时间、但在各种内部启动和开关配置期间、大电流会消耗几十 mA 的电流。  铁氧体可能会扼流所需的电流并导致压降、从而可能导致奇怪的操作、甚至会使器件复位。
• 模拟输入上的瞬态、可能超过绝对最大额定值。  ESD 和 EMI/RFI 是常见的瞬态源、可能会导致 ADS112C04出现运行问题。

确定可能导致问题的确切机制可能是一项困难的任务。  查看每个可能性并尝试确定这是否是原因很有帮助。  例如、通过允许输入悬空或接地来确保输入不超过最大输入额定值、从而消除模拟输入。  如果您不再看到不稳定的通信、则很可能是原因所在。  如果仍有问题、请将铁氧体替换为0欧姆电阻器、然后查看这是否可以解决问题。  继续尝试各种选项以查找来源或消除潜在问题。

此致、

Bob B

尊敬的 Bob：  

感谢您的回复。

我尝试了您建议的措施来解决这个问题、但不幸的是、我没有成功采取任何措施。

我不使用试验电路板。 我使用具有实心接地层的 PCB 电路板。 当我尝试修复此问题时、所有模拟输入都悬空、则 ADS112C04没有模拟信号输入。

今天我还尝试将铁氧体替换为0欧姆电阻器、但发生了这个问题...   

正如您所提到的、当我第一次遇到这个问题时、我还认为 SCL 从第一个时钟到第七个时钟有毛刺脉冲。 然后、在第7个时钟上、ADS112C04判断为 micro 发送第9个时钟并返回 ACK。

但即使在示波器中展开波形视图、我也没有观察到任何毛刺脉冲。

顺便说一下、我使用500MHz 带宽范围。 因此、超过100MHz 的高频噪声可能无法正确观察。  

您提到了"布线中可以拾取 EMI/RFI "、 那么我有一个问题。

问题1. ADS112C04的 SCL 和 SDA 是否受100MHz 以上的高频噪声或协调波形的影响？

    如果是、我需要重新配置测量环境、以确定是否存在超过100MHz 的噪声。  

我需要与您共享两个信息。

当通过 ISO1640微启动与 ADS112C04的通信时、通信正确启动、通信持续约数分钟至30分钟、然后突然发生通信故障并监控此问题。 (有时多次发生故障，有时通信会持续约30分钟，而故障会突然发生。)   

当我拔出 ISO1640并直接连接侧1和侧2并且将隔离式+5V 更改为+3.3V 时、

  自从微控制器开始与 ADS112C04进行通信以来、我在168小时(7天)内没有发现此挂起问题。

根据以上两个事实、我认为 ISO1640和 ADS112C04的 I2C 数字接口组合可能会导致此问题。

但是、我目前没有了解这一事实。  

如果您有任何其他建议和意见、请告诉我。 我将尝试并再次检查您的建议。

T. Sakakima

您好、 Sakakima、

您似乎已将变量减小到仅隔离器。  在查看 ISO6140的数据表后，我发现1侧和2侧之间存在相当大的差异。  ISO 器件针对1侧直接连接到微控制器和2侧连接到总线进行了优化。  如果所有 I2C 目标器件都在隔离侧、则此连接是合理的。  但是、您的设计并非如此、我很可能会按照原理图中所示的方式连接 ISO。

因此、2侧的驱动强度要强得多、可以克服比1侧更大的电容。  如果1侧和2侧之间存在时序问题或驱动强度问题、则可能需要对组件进行一些调整。  例如、高强度驱动器上有1k 上拉电阻、而低驱动强度侧上有4.7K 上拉电阻。  我会将示波器连接到隔离器的两侧、并尝试匹配任何信号时序差异。  与2侧相比、1侧的上升和下降时间很可能会更慢。  在第1侧使用较小的电阻值可能会改善 任何差异。

还应考虑、ISO 器件既是电平转换器、也是双向隔离器、对于被视为逻辑高电平和逻辑低电平的转换电平将因侧而异。  另一个需要考虑的问题是 ISO 器件在第1侧不完全符合 I2C 标准。  1侧不能驱动大于80pF 的电容。  如果总线电容变得过大(根据 ISO 测试电路大于40pF)、可能存在一些与时序相关的问题。  同样、降低电阻以及降低 SCL 频率可能会有所帮助。  从示波器图中可以看出、您以400kHz SCL 运行。  我会尝试将频率降低至100kHz、以查看是否有改进。

此致、

Bob B

尊敬的 Bob：

感谢您查看 ISO1640数据表。

我将向隔离论坛中的 TI 专家询问为什么 ISO1640数据表中的"micro"位于 ISO1640的第1面。

即使 ISO1640的侧1上拉电阻为4.7k Ω、ISO1640的侧2上拉电阻为1k Ω、也没有偏离 I2C 规范。

当然、由于 ISO1640和总线电容、上升时间和下降时间中存在传播延迟、但我认为这可能不会导致此问题。

只要我查看波形、通信成功时间和失败时间之间就没有明显的区别。 (请参阅 PPTX 附件。)

e2e.ti.com/.../E2E_5F00_20111117_5F00_A.pptx

我在100kHz 时尝试了4.7k Ω 上拉电阻、在400kHz 和100kHz 时尝试了1.5k Ω 上拉电阻、然而、通信突然失败、并且在每个条件下都监控到相同的波形。  

但我在 ISO1640的下降时间中发现了一个问题。 第1侧的下降时间似乎太快。

根据 ADS112C04的 I2C 规范和数据表、SDA 和 SCL 信号的下降时间应超过20ns *(VDD/5.5V)。

在这种情况下、SCL 的 VDD 考虑4.3V、因为 ISO1640中的二极管浮动0.7V。

然后、下降时间应超过20ns * 4.3V/5.5V = 15.6ns。  

但是、当我测量 SCL 下降时间时、大约为10ns。 请参见图像附件。 *1)

* 1)在本例中、我们考虑0.7VDD = 0.7 *(5.0 - 0.7) V + 0.7V = 3.71V、同样0.3VDD = 0.3V *(5.0 - 0.7) V * 0.7V = 1.99V。

就我在网站上进行的调查而言、该规范的目的是帮助降低 EMI。  

因此，我认为这不是必须遵循的。  

不过、我有一点担心这段短暂的下降时间是否会影响 ADS112C04的运行。

这是我现在向您提出的问题。

有关 ISO1640的其他问题、我将在隔离论坛的 TI 专家中提出。

如果您有任何其他建议和意见、请再次告知我。

非常感谢您的公司。

最棒的

文俊弘   

你好，

感谢您提供的数据和范围截图。  SDA 上肯定会发生奇怪的行为。  那么、我很清楚发生了什么情况、您是否说在100kHz SCL 下运行时、故障率比在400kHz 时更差？

SDA 似乎在1侧变为低电平之前在2侧变为低电平、这表明 ADS112C04将其驱动为低电平。  但是、如果是这种情况、那么我不明白为什么 SDA 不在下一个时钟周期释放。  最好以某种方式验证 ADS112C04是否真正保持 SDA 为低电平。  这在电路板上可能很难做到、但如果您可以在隔离器和 ADS112C04之间添加跳线、则可以在发生故障时移除跳线、以查看 ADS112C04 SDA 线路是否恢复为高电平。

另一个可以完成的实验是在 RESET 引脚上放置一个上拉电阻器、而不是直接连接到 DVDD、以便该引脚可以暂时短接以复位器件。  ADS112C04上的复位也应用于 SDA 引脚上的复位。

这些操作将有助于验证问题是否与 ADS112C04有关、而不是 ISO1640输出上的锁存条件。  ISO1640数据表指出、VCC 电源引脚的旁路电容应为2mm 或更低。  您的旁路电容器是否在此间距内？  电容器是直接连接在 ISO 引脚上、还是在电路板的另一侧通过中间的过孔进行连接？

我会不断思考可能会发生的情况、但我很快就会耗尽一些想法和尝试的东西。  就我所能说的那样、此配置不应出现问题。

此致、

Bob B

尊敬的 Bob：

感谢您的大量评论和建议。

我认为他们可能是非常困难的任务，你建议使用我们的板；  

在隔离器和 ADS112C04之间添加跳线、您可以在发生故障时移除跳线、以查看 ADS112C04 SDA 线是否恢复为高电平

2、 另一个可以做的实验是在 RESET 引脚上放置一个上拉电阻器、而不是直接连接到 DVDD、以便该引脚可以暂时短接以复位器件。

我需要获取统计数据来比较100kHz 结果和400kHz 结果、例如故障率。

然后、我还需要花一些时间来从 现在开始解决这个问题、并设置优先级、因为样本和工时的资源有限。

我将在明天或下周一的团队会议上讨论您的建议以及我在本周所做的工作。

然后、我将尝试您建议的结果并采用故障率。

因此、我将在下周再次与您讨论此 E2E、并展示实验和测量结果。

再次感谢您的公司。

此致、

文俊弘

你好，

一位同事建议、对于项目1、不要使用跳线、而是使用电阻(约100欧姆)作为隔离器和 ADS112C04之间的测量点、然后测量电阻器两侧的电压差。  作为一个试验、这个建议将更加容易执行、并且将为我们提供所需的信息、告诉我们哪个器件通过电流流动方向来拉低。

此致、

Bob B

尊敬的 Bob：  

感谢您的建议。

我以某种方式插入了100欧姆电阻器、如下图("temp_100ohm"表示插入了100欧姆)。

(R11和 R12被1.5k Ω 电阻器取代、而 FL1被0 Ω 电阻器取代。)

结果如下。

紫色线：SDA 线中 TEMP_100欧姆的 ISO1640端

绿线：SDA 线中 temp_100欧姆的 ADS112C04侧

蓝线：SCL 线中 temp_100欧姆的 ADS112C04侧

这里是从 SCL 的起始条件扩展到第9个时钟的图片、

在 SCL 的第7个时钟之后、紫色线从 GND 电平浮动到0.5V。

我将在明天尝试解释这一结果。

如果您有任何问题或意见、请告诉我。

此致、

文俊弘   

你好，

感谢您提供更多信息和屏幕截图。  我将必须查看我是否可以使用与您所使用的配置相同的配置来重复这种相同的行为。  但是、这将需要我的时间、因为我需要购买 ISO1640并将其连接到我的实验硬件。  本周也是美国的假日周。  我可能需要几周时间来设置和测试此硬件。  您可以收集的任何其他信息都很有用。

此致、

Bob B

尊敬的 Bob：

感谢您的持续支持。

首先、感谢您努力尝试并确认您的环境中是否出现此问题。

----------------------------------------------------

今天、我试图更清楚地说明哪个侧器件拉低。  

我将1.5k Ω R11和 R12上拉电阻替换为4.7k Ω。

那么、以下附件中的结果(扩展 SDA 线快照的分压)。

紫色线：SDA 线中 TEMP_100欧姆的 ISO1640侧(500mV/div)

绿线：SDA 线中 temp_100欧姆的 ADS112C04侧(500mV/div)

蓝线：SCL 线中 temp_100欧姆的 ADS112C04侧(2V/div)

得出的结果可以合理地解释 ADS112C04拉低、因为：  

当 ADC112C04 SDA 端口开漏拉低时、DVDD 电压被分压： 5V (DVDD)/(4.7K + 0.1k)* 0.1k = 0.1V

根据 ADS112C04数据表，VOL 的浮动值为0.15V (典型值，IOL = 3mA)。

此外、在上面的快照中、绿线似乎浮至0.15V。

然后、TEMP_100欧姆 ISO1640侧的电压将为0.1V + 0.15V = 0.25V。

如果 ISO1640拉至低电平、由于存在内部二极管、SDA 线路的电压应超过570mV (数据表中的 VOL)。

因此、我认为 ADS112C04在 SCL 的第7个时钟之后持续拉低。

----------------------------------------------------

到目前为止，我提到的结果是，我已经尝试澄清这一问题。

我知道您需要花几周时间来设置和测试。

如果在设置实验时发现其他信息和结果、我将在本 E2E 中与您分享。  

非常感谢您的参与。  

此致、

文俊弘

你好，

我收到了 ISO EVM 并将其连接到 ADS122C04EVM。  这是 ADS112C04的24位版本。  到目前为止、经过数小时的测试、我没有发现任何问题。  因此、我无法重复您看到的问题。

我将继续进行测试、但到目前为止、我没有遇到 SDA 卡在低电平的任何问题。

 此致、

Bob B

尊敬的 Bob：

感谢您的持续支持。

我将参加新年假期、从2022年1月6日起回到办公室。

如果您有任何回复或新的测试结果、请更新此 E2E 主题。

我将在1月6日的这个主题上阅读您的评论。

此致、

坂岛俊弘

尊敬的 Bob：

现在、我从1月6日回到我们的办公室。

我假设您在美国度假后继续使用 ADS122C04EVM 进行测试。

如果您能分享测试的进度或结果、我将不胜感激。

此致、

坂岛俊弘

你好，

是的、我已经测试了一整周并分析了数据。  我认为所发生的情况是由于时间或阈值水平、或者可能是两者的组合。  我认为、由于它与电压电平转换的逻辑电平有关、因此会发生一些情况。

我收集了许多小时(实际上是几天)的数据、其中 VDD1和 VDD2都以3.3V 电压电平运行、没有发现任何问题。  当我将 ADS1x2C04切换为5V 时、会出现随机问题。  有时它是 SDA、有时它是 SCLK。   

我以前看过使用 I2C 时的电平转换问题、我想这里也会发生类似的情况。  从理论上讲、这应该起作用、但当信号是双向的时、时序和逻辑电平可能会导致问题。  有时、可以使用上拉电阻和总线电容的各种组合来纠正这种情况、但一旦发现问题、就可能存在风险、因为很难确定控制器发生了什么以及目标器件将如何响应。

我将继续研究这一点、但由于隔离器两侧具有相同的电源电压值似乎具有出色的响应、我建议您对 ADS112C04使用3.3V 数字电源、仅对模拟电源使用5V 电源。

此致、

Bob B

尊敬的 Bob：

很抱歉耽误你的答复。

感谢您分享您的实验结果以及我们的 ADS112C04应用的建议用法。

我的同事现在对 ADS112C04使用3.3V 数字电压和5V 模拟电压进行实验。

到目前为止、我们尚未 观察到 I2C 挂起(大约6小时)。

但是、我认为此电路配置是针对此问题的临时对策。  

现在我有问题。

问题1. 如果 TI 发现此问题的根本原因，TI 是否会重新设计 ADS112C04的 I2C 数字 IP？  

问题2. 如果 TI 决定重新设计数字 IP、需要多长时间。 TI 目前是否有展望？   

    (我想、如果 TI 重新设计芯片、由于当前芯片短缺、这将需要大量的时间。)

此致、  

坂岛俊弘