我在电路中使用参考设计建议、THS4501驱动 ADS1605。 对于任何低于 VMID 电平的信号电压、ADC 输出是正确的。 当输入电压超过 VMID 电平时、ADC 输出立即变为高电平、此时3个 MSB 的低电平位看起来运行正常。 我将输出转至 DAC、当输入低于 Vmid 基准时、DAC 上的波形是正确的、在高于 Vmid 基准时为满量程、这是我在3个 MSB 处于高电平时所期望的。 我无法理解导致这种行为的原因。 如果对寻找什么有任何帮助、我们将不胜感激。
谢谢、
霍华德
您好 Howard、
您应该能够通过单击"插入"->"图像/视频/文件"并单击该菜单中的"上传"按钮来添加您的文件。 或者、我想您现在实际上可以拖放。
您引用的基准电压有点低、但仍完全符合规格。 不过、VMID 电压应更接近2.5V、因此如果您看到2.2V 电压超出规格、则我怀疑 VMID 引脚过载。
我仍然不清楚您的信号电平是多少、因此我认为每种情况下 FDA 输出的一些图会有所帮助。 我相信您会有效地说、输入引脚上的正差分电压读数良好、而负差分电压使输出饱和、或者至少使 DAC 饱和。 您能否确认 OTR 引脚在读数不准确时是否处于高电平？
如果只有 ADC 输出的前3个 MSB 为高电平、这实际上在器件的范围内。 请记住、此部分的输出是二进制补码、代码如下所示：
我想 您的 DAC 需要一个无符号二进制输入、因此 ADS1605的负代码超出范围。
希望这对您有所帮助！
最棒的
Zak
e2e.ti.com/.../DOPPLER4FPGA_2D00_11_2D00_SCHp1_5F00_6.pdf
ZAK：
拖放操作有效。 在原理图的第1页和第2页、您可以看到我们正在讨论的器件。 第3页具有处理数据的 FPGA。 现在、为了进行测试、我们将数据移至原理图第6页上的 DAC。 LTC2654 DAC 将 PORSEL 引脚连接到高电平、因此 DAC 将0视为中标度、与 ADC 相同。 让我重申这个问题、因为从您的问题来看、我认为您不理解我的陈述。 如果我将正弦波注入 THS4501交流耦合、那么您将在所附的照片中获得图像。 对于正弦波的一半、您可以看到正弦波。 对于另一半、输出始终为满量程。 即使 DAC 不是二进制补码、您仍然会看到正弦波的2个波形、将另一半放在图片顶部变为负。 我还注入了锯齿波形、可以清楚地看到、在中量程转换时、DAC 的输出变为高电平并保持高电平、ADC 输出位的所有高位也保持高电平。 输入始终处于 ADC 输入范围内。 即使过驱动 ADC、OTR 引脚也始终处于低电平。 为了测试 DAC 是否正常工作、我们在 FPGA 中创建了一个计数器、并获得预期的锯齿输出波形、因此我们知道该端工作正常。 我还认为我正在正确驱动 ADC。 我认为 ADC 工作不正常、除了有很多缺陷器件之外、我无法解释我看到的情况。 我希望你能告诉我我我的错误。 正如我之前说过的、我在20年前构建了同一个电路、但只使用了2个 ADC 而不是4个 ADC、运行良好。 
ZAK：
我将要求我的 FPGA 人员从二进制补码转换回来。 但是、我看不出这会有什么帮助。 到二进制补码的转换是反相并加1、因此我们将减1并反相。 如果我们不这样做、输出将被反相并关闭1个计数。 只有在最正的输出电平下才会发生回绕。
我们使用的 DAC 为12位、数据已适当对齐。 我附加了在 THS4501的+输出端拍摄的图片、当时我有锯齿输入。 (忽略开头的干扰、我的探头已移动)。 我将过驱动输入。 您观察到的示波器探头是一个未在示波器上注册的10x 探头。 第一张图片在上部布线上具有 DAC 输出、在下部布线上具有 THS4501+输出。 第二张照片是相同的、只是下方的迹线是下方迹线上的 THF4501-引脚。 现在我想它、它看起来不像两个输出上的电压那样低。 我仔细检查了基准、并具有3.9V、0.9V 电压、在 THS4501的 PIN2上具有中点2.37V 电压
霍华德
霍华德 
您好 Howard、
至少我们可以从中得出 以下几个结果：
1) 1) FDA 输出看起来不是很平衡。 输入电压看起来在2.5V 左右摆动、但输入电压看起来在1.7V 左右摆动。 如果该锯齿执行器件的满标量程 、并且这些图是在相同条件下绘制的、则这两个波形都应以2.5V 为中心。 如果是交流耦合、800mV 是输出之间的较大直流失调电压、并且不会在输出之间均匀分配。 我看到的一个问题是 THS4501的电源线上有一个10欧姆的电阻器。 该器件具有相当高的静态电流、并且相对于电源轨的摆幅非常有限、该电阻器只会使静态电流变差、并会使交流信号产生额外失真。 考虑到即使在全摆幅下 THS4501也无法驱动 ADS1605的整个信号范围、我建议不要使用电源滤波器、尽管我认为这不是唯一的问题。
2) 2) 移位的部分原因可能是您在 FDA 周围使用的电阻器的容差。 请记住、CMRR 将随着任何不匹配而降低、即使是0.1%的电阻器也可能产生54dB 的最坏情况 CMRR。 输出电容器也将对这一点产生重大影响、通常、如果您要使用共模输出电容器、您应该将其大小至少比您使用的差分电容器小15-20倍、以便截止频率的差异不会转换应有的值 共模噪声转换为差分噪声。
由于 FDA 采用单端配置、这意味着共模实际上将在该图中所示的良好位置移动、其中绿色曲线是 VGM/VGP 处的电压、红色曲线是 INP
2) 2)此外、10 Ω 电阻器将电源电压降低高达300mV。 规格有点奇怪、但5V 时的25C 输出摆幅显示+/-3V 摆幅。 电压、该电阻器的电压实际上为+/-2.7V。 由于 ADS1605的范围为+/-1.467Vref、您在3.0V 时测量了 Vref、即+/-4.4V。 这意味着您实际上仅使用~60%的 ADC 范围、如果您最终转换为12位分辨率、这是很好的、但这确实意味着您正在有效地抛弃 MSB。 请注意、这也意味着您永远无法使 ADC 饱和、因此您永远不会看到 OTR 引脚变为高电平。 但假设 ADC 输出为二进制补码、它在 VIN+< VIN-时从 FFFF (-1)开始、并在8000 (-32768)结束、 这意味着、ADC 代码变为负值时、DAC 将在正电源轨处饱和、直至达到-32 (一旦第12个 LSB 发生变化)、然后开始从正电源轨向下斜升。 不过、这也只是大约5mV 的损耗、因此我想知道 ADC 实际上是否存在输入共模所在位置的问题？
最棒的
Zak
嗨、Howard、
该器件有点奇怪、因为所有规格都是在2.0V 共模下给出的、您会注意到它实际上不够大、无法适应 ADC 的全输入摆幅。 共模规格的典型值为2.0V、我们的所有典型图仅显示了扫描到2.4V 的共模。 如果您使用2.5V 的 VMID 来设置共模、则输入可能摆动得有点远、或者 ADC 需要更小的共模范围。 例如、在其中一个图中、放大器上升到~4.9V、而我们给出的绝对输入电压最大值为4.7V。 即使您没有对 ADC 进行差分饱和、这也可能会导致异常行为。
再看一下、使用所选的值并根据截止频率的位置、您可能会在不降低通带中 CMRR 的情况下使用100pF 电容器。 为了演示我在这里的观点、您的滤波器由共模源驱动。 如果所有组件都完全匹配、那么当输入随频率变化时、差分输出将不会发生变化。 实际上、尽管这些组件显然不会完全相同、并且两个滤波器之间的偏差意味着、由于共模变化、您实际上会看到较小的差分电压。 假设您使用1%电阻器和10%电容器、这里是 CMR 的 Monte-Carlo 仿真：
在2.45MHz 的全带宽下(假设以最大采样率运行)、CMR 可能会介于-40至-60dB 之间。 由于此滤波器的截止频率相当高、因此在大多数输入频率范围内、它实际上会好得多。 这肯定不是您问题的主要原因、而只是我想指出的一般最佳设计实践。 例如、如果您以5MHz 运行、您实际上会 相当敏感地注意采样率的倍数上的共模噪声、因为这会混叠到通带中。 如果减小共模电容器、则 CMR 将提高。 以下是相同的示例、但其他电容器更改为10pF：
总的来说、在整个频率范围内、CMR 要好大约20dB、这是有道理的、因为我将电容器减少了10倍。
最棒的
Zak
