[参考译文] ADS131A04：样品架和采样率

admin

Other Parts Discussed in Thread: ADS131A04

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1054956/ads131a04-sample-holder-and-sample-rate

器件型号：ADS131A04

您好，

采样保持器以 FMod (4.096MHz)的频率进行采样、这意味着采样时间仅为 T_mod/2 (约为0.122uS)、如 ADS131A04手册9.3.2中所述(如下图所示)。如果在此期间采样电容为24位、则输入的输出阻抗较小、以满足要求。

但是、根据手册中的典型应用10.2 (如下所示)、其中 R3 = 100Ω Ω 且 C1=2.7nF (作为输入 RC)不应在 T_mod/2期间实现24位(甚至20位)精度的采样电容。培训：

https://training.ti.com/ti-precision-labs-adcs-introduction-sar-adc-front-end-component-selection

对 ADS131A04的？保留过程或采样时间是否存在误解

此致

Kailyn

3 年多前

0 admin 3 年多前

TI__Guru**** 2392905 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Kailyn、

感谢您的发帖。

您对输入采样保持电路的理解是正确的。但是、Δ-Σ ADC 输入的设计标准可能与 SAR ADC 输入的设计标准不同。对于许多 Δ-Σ ADC、输入电路的目标不是稳定至小于1/2 LSB、因为对于具有24位分辨率和10s 或100s nV LSB 大小的转换器而言、这是不切实际的。热噪声等其他误差源往往更为主要。只要相关输入频率下的趋稳误差低于该噪声水平、Δ-Σ ADC 系统就能很好地工作。

也就是说、没有输入缓冲器的 Δ-Σ 转换器通常在5k - 20k 欧姆范围内具有较低的输入阻抗、这可能难以驱动。 ADS131A04在 FMod = 4.096MHz 时具有稍大的约130kOhm 标称输入阻抗、并随着 Fmod 频率的降低而增加、因此输入驱动电路的挑战性较小。在电网和电子计量应用中、分压器输出或 CT 输出信号通常直接与 ADS131A04相连、只需使用较大的 R-C 电路作为抗混叠滤波器即可。

此致、

Ryan

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS131A04：样品架和采样率