嗨、大家好
客户询问：
我们使用这些 ADC 已经有一段时间了。 我们正在成功地通过 JESD204B 链路接收样片。 此外、我们还能够使用来自单个主时钟源的扇出时钟树在系统中成功同步多达六个 ADC。 这似乎都正常工作。 但是、我们最近发现了一个问题、希望获得一些有关该问题的建议。
问题描述如下：
我们以 FS 对 ADC 进行采样。 我们使用主时钟源的10MHz 来驱动信号发生器的参考10MHz 输入。 我们使用分离器向系统中的所有通道馈送相同的单音输入。 然后、我们测量通道之间的相对相位差、并绘制该相位差随时间变化的情况。
当我们以 fs/4或3fs/4输入信号时、我们会在系统的通道之间获得非常好的相位一致性(从采样到采样)。 但是、一旦我们稍微降低该频率(例如1到10kHz)、我们就会看到通道之间的相位有很大的变化、最高可达3度。 当我们将输入信号进一步远离 Fs/4或3fs/4时、情况会有所改善。 在大约50kHz 的偏移下、我们可在通道之间实现0.2度的相位变化、足以满足我们的要求。 还应指出，3fs/4的情况比 Fs/4的情况更糟。
我们认为这可能与 ADS42JB69的抖动特性相关。 抖动在接近 Fs/4或3fs/4时引入这种较大的相位变化是否有意义？ 是否可以禁用抖动功能？ 我们在器件寄存器映射中找不到任何选项。
我们知道 ADS42JB69是流水线型 ADC、因此不需要任何形式的交错杂散。 您是否知道在接近 Fs/4或3fs/4时会导致这种大相位变化的原因？ 我们认为、将信号发生器锁定到与 ADC 相同的时钟源所产生的"同步采样"影响说明了为什么在 fs/4或3fs/4下情况会变得更好。 但是、我们正在对我们为什么在与该频率的微小偏移下看到如此大的相位变化进行刮擦。 遗憾的是、当前系统的性能不够好、无法满足我们的要求、我们非常感谢您提出任何建议。
谢谢
Rodney
