大家好、
当 TSW14J56板连接到 DAC38RF80EVM 以进行调试、外部时钟和 DAC_ PLL 模式时、可以根据 文档中设置的参数(6144MHz）生成波形、但对于外部时钟模式、当6144MHZ 时钟发生变化时、无法生成波形、 软件报告以下错误。
看看该误差、应该是因为在射频采样率发生变化后、也需要更改 JESD 的基准时钟。 但是、在软件中无法更改时钟。 如何调节此处的 JESD 参考时钟？
此致、
罗美
您好、Jim、
编译此项目后 、将显示以下报告。 您知道是什么导致了这种情况吗？
还有另 一个问题、如下图所示
DAC38RF80数据表中的寄存器地址仅为8位、但软件中的寄存器地址为12位。 这是如何对应的？
谢谢、
Amy
您好、Jim、
1.客户使用自己配置的内核来烧写，无法上拉同步信号。
根据观察结果、当"加载默认值"时、SYNC 信号 LINK_READY、FRAME_READY 被拉高、
但是、在配置 DAC 后、这些信号变为低电平。 这是因为 FPGA 和 DAC 的参数不匹配吗？
如果是、如何匹配两侧的参数？
2.它已更改为 v14.0 。 编译正常、但无法生成网表文件。 这是否是许可证问题？
如果是，如何获得合适的许可证？
此致、
罗美
Jim、
IP 内核端口的32位并行端口数据以何种格式转换为传输通道？
如数据表中所述、频谱不正确。
此致、
Amy
Jim、
客户有以下问题：
上图显示了当前输出的48M 单频信号、其中包含48M 和144M 分量。
如果励磁为24M、则有四个组件：24M、72M、120M 和168M。
如果励磁为12M、则有12M、36M、60M、84M、 108M、132M、156M 和180m 组件。
此时的设置是6插值和384M 基带采样率。
原因是什么？
此致、
Amy
您好、Jim、
很抱歉再次打扰你。
客户有以下问题：
客户产生的信号谐波很高、其与主峰值之间的振幅差仅约为40dB。 如下图所示、它分别为17M 和25M 单音信号输出。 电流采样率为200m。 一般来说、输出频率为 PI/4和 PI/ 8。 这种单音和谐波频率将更高。
如果将该信号添加到 NCO 混合中、频谱如下：
这样做的原因可能是什么？
此致、
Amy
尊敬的 David：
客户反馈如下
如上图所示、配置了 NCO 混合。 另一个 DAC 不输出信号。 未找到原因。
2.我想用一条通道来尝试传输。 DAC_EVM 中指定的固件是 DAC38RF8x_LMF_124、但我在 HSDC 软件中找不到该固件。
是否有任何方法对其进行配置？
此致、
Amy
