• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 8 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 119 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS42JB69EVM：有关 ADS42JB69EVM 设计中#39；电源#39；页面的一个问题

admin
Guru**** 667810 points
Other Parts Discussed in Thread: ADS42JB69EVM, TPS54319, LMK04828
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1049437/ads42jb69evm-one-question-about-the-power-supply-page-in-ads42jb69evm-design

器件型号：ADS42JB69EVM
主题中讨论的其他器件： TPS54319、 LMK04828

大家好、

ADS42JB69EVM 设计中的"电源"页面显示、它 使用"TPS54319"模块将"5VIN"直流电压转换为"4V"、然后使用"TPS7A4700"模块将"4V"更改为"1.8V"(图1)。

我的问题是、为什么不在同一页中使用"TPS7A4700"或"TPS54319"直接将"5V"更改为"1.8V"(如"5V- 3.3V")(图2)。

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    NaN、

    您可以执行您所建议的操作、但会有更多的功率损耗。 为了最大程度地降低功率损耗、可以为 LDO 输入使用较低的输入电源。 对于噪声关键型输入电源、最好在 TPS54319等开关电源上使用 LDO。 该板上的+3.3VCLK 未被 ADC 使用、如果 LDO 未被使用、可能会正常工作。 但 ADC 电源输入应使用 LDO。

    此致、

    Jim  

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    谢谢！

    此致、

    非

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    另一个问题是，我在 ADS42JBxx 数据表中看到'SEN'引脚有一个内部150KOHM 上拉电阻器(图1)。

    那么 、为什么在 ADS42JB69EVM 设计中添加另一个外部上拉1KOhm 电阻器(图2)？

    非

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    NaN、

    这是不需要的。 当我进行设计时、我不知道有一个内部电阻器。  

    此致、

    Jim  

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    再次感谢！

    此致、

    非

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我想问另一个有关您的设计的问题、

    关于 JESD204B 子类1、嗯、、SYSREF、

    我已经看到您在设计中标记了"JESD 内核时钟和 JESD 内核 SYSREF 对具有匹配的长度"(第3页 LMK04828)、我知道它具有相同的长度。

    那么、我的问题是、为什么不将所有时钟输出线路设置为 ADC 和 FPGA 时钟的长度相等(如下图所示)？

    此致、

    非

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    PS：

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    NaN、

    只有 CLK 和 SYSREF 必须在 ADC 和 DAC 之间匹配长度、对于 FPGA、这些长度可能不同、但 CLK 和 SYSREF 必须匹配进入 FPGA 的长度。  请参见随附的。

    此致、

    Jim

    e2e.ti.com/.../JESD204B-Overview-October_5F00_2020.pptx