黄色 SCL
蓝色 SDA
情况
只有从器件(ADS 1119地址为0×49)和主器件侧总线缓冲器(P 82 B 96 TD)连接到总线。
执行 ReadData 时执行了以下操作。
如示波器的波形所示、从 IC 在8CLK 时返回 ACK。
问题
・从 IC (ADS 1119)为什么在8CLK 时返回 ACK？
・是否有解决方案？
谢谢、此致、
您好、Kazuya、
ADS1119和 ADS112C04共用同一个数字接口。 ADS1119确实遵循 I2C 通信协议并支持标准、快速和快速+模式。 数据表第6.6节给出了 I2C 时序要求。 该测试使用10pF 和400pF 之间的总线电容。 上拉电阻为1k。 使用电线连接将增加总线电容。 将上拉电阻器更改为1k 也可以改善通信。
如果我们返回并查看您提供的通信的原始示波器截图、我们将看到：
此时外设似乎未完全完成通信。 通常情况下、ACK 从第8个 SCL 的下降沿开始、并通过第9个时钟保持低电平。 请注意、在差异点、转换似乎发生在第8个 SCL 的上升沿而不是下降沿。 在这里、我怀疑发生的干扰足够小、不能显示在示波器图上、但也足够长、可以在 ADS1119上注册为时钟脉冲。
如果存在通信错误、则固件中应存在错误处理例程。 您不能假定通信始终按预期工作。 在示波器屏幕截图中、通信似乎从未实际完成。 可能没有、只是没有显示。 但我曾看到过与 I2C 通信时没有错误处理例程或总线错误的情况、其中总线将挂起并需要复位。
另一个要尝试的操作是在写入和读取之间发出重复的 Start 而不是 Stop 和 Start。
此致、
Bob B
你(们)好 Bob
该错误的原因是在 SCL 的8个时钟之前发生了1MHz 的干扰、因此它在上升沿返回 NACK？
为什么它在上升沿返回 NACK？
错误每天只发生一次或两次。
此致
您好、Kazuya、
我相信您的图基本上准确地表示了正在发生的情况、除了在错误状态下、第8个时钟下降沿将使 SDA 恢复为高电平、微控制器将在第9个时钟处看到 NACK。 在正常情况下、SDA 在第9个 SCL 的下降沿返回高电平、该下降沿发出 ACK 信号。 ADS1119将干扰作为时钟进行查看。 数据表显示了 FAST+的以下信息：
如果时钟边沿上有一个轻微的振铃或瞬态电平持续500ns、ADS1119会将其视为有效时钟。 考虑到噪声可以在接线上拾取、或者可能存在某种形式的接地反弹、这也可能是一个因素。 如果您通过导线连接到 ADS1119、那么微控制器和 ADS1119之间的 DVDD 和 GND 是如何连接的？
SCL 的逻辑低电平为0.3*DVDD。 如果 ADS1119的 DVDD 为5V、则逻辑低电平为1.5V 或更低。 被视为逻辑低电平的毛刺脉冲只需在 SCL 上达到1.5V。
让我们考虑一下、这种干扰正在发生、并且已经做出了所有可能的改进。 问题仍然在于固件如何处理 NACK？ 您不能始终拥有完美的通信。 您可能会在收到 NACK 时发生事件。
您的代码中应实现如下所示的内容：
此致、
Bob B
