This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1022614/ads8353-q1-input-impedance-of-analog-io-pins
海
如何计算 ADS8353QPWRQ1模拟输入输出引脚的输入阻抗？
尊敬的 Rony：
感谢您的发帖。
ADC 输入和基准 I/O 引脚都具有动态开关电容器输入结构。 因此、输入阻抗相对较低、平均为几千欧。 关键设计 标准取决于输入和基准驱动电路、它们必须具有足够的带宽、以便在 ADC 采集阶段为输入和基准引脚上的内部 ADC 采样电容器充电。 数据表的应用部分提供了一些驱动这些引脚所需的外部电路示例。
如需更多信息 、您还可以查看有关驱动 SAR ADC 的 TI -高精度实验室主题。
此致、
Ryan
感谢 Ryan 的快速重播。
实际上、我对包含在 IC 上方的电路执行了最坏情况分析。使用模拟 IO 引脚的最大施加电压/输入电流(10nA)是否可以找到该引脚的最坏情况阻抗？
最坏的情况是假设输入电容器开始采集阶段完全放电、并且需要在采集阶段结束前将电荷充至误差的1/2 LSB 以内的满量程。 我在上面提到的一些视频中对此进行了非常详细的介绍。 我们还介绍了如何使用 TINA-TI 对此进行仿真、以便您可以验证模拟前端是否满足要求。
模拟工程师计算器 是另一种获得放大器一阶近似值和 ADC 输入所需 R-C 组件值的良好方法。
