This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS4222:ADS4222设计原理图审阅

Guru**** 2387830 points
Other Parts Discussed in Thread: ADS4222
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1016008/ads4222-schematic-review-of-design-ads4222

器件型号:ADS4222

您好!

需要您的帮助才能查看原理图。

1) 1)应用用于测量 u0adc_in 或 u1adc_in 的-100V 至100V 电压。   此应用可能是示波器。

2) 2) ADC 的采样率为50m/s

3) U18 LVDS 时钟是否由3.3V 供电、它是否会损坏或影响 ADS4222时钟输入(1.8V)?

4) 4) FPGA 数据总线 d0...D11连接到 FPGA,串行电阻器中的电流是否正常?

5) 5)请对整个原理图发表评论。

e2e.ti.com/.../UADC.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    小强

    原理图看起来不错。 U18输出为 LVDS、因此这不是问题。

    串行电阻器没有问题。 如果数据和/或时钟线路上有很多振铃、您可以将这些电阻器增加到22欧姆。

    确保每个输入引脚(INP 和 INM)上的满量程差分输入对称摆幅不超过 VCM + 0.5V 和 VCM–0.5V、从而产生最大2VPP 差分输入摆幅。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢