请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1174 各位专家：
我们希望在此问题上获得帮助：
我正在查看有关 ADS1174 ADC 的信息。 如果配置为 SPI TDM 输出格式、 在 DRDY hi>lo 转换时开始 CH1-4读取、但在下一个 DRDY hi>lo 转换之前未完成(由于相对较慢的 fSCLK)、ADC 输出数据流是否会复位以在第二个 DRDY 转换发生后开始传输新的 CH1-4结果？
那么、从静止读取周期中发出的未发送 SPI 时钟是否从 CH1开始的新转换输出数据？
谢谢你。
此致、
阿尔基·A.
