• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 343 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3422：将其与 Spartan 6 FPGA 连接

admin
Guru**** 2389740 points
Other Parts Discussed in Thread: ADC3422
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1137788/adc3422-interface-it-with-a-spartan-6-fpga

器件型号：ADC3422
主题中讨论的其他器件：、 TSW1400EVM

大家好、

美好的一天！ 我们的客户询问 ADC3422如何与 Spartan 6 FPGA 连接。  如果可能、您可以为 ADC3422提供 Verilog 文件或某些项目吗？  

非常感谢您的参与。

此致、

Jonathan

  • 0
    TI__Guru**** 2389740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jonathan、

    我们没有适用于 Spartan 6 FPGA 的任何项目文件。 ADC3422EVM 与之连接的采集板(TSW1400EVM)是一个 Altera。 我建议客户询问 Xilinx 如何在 Spartan 6 FPGA 上实现4线对或8线对 LVDS 接口的最佳方法(基于他们是希望在1线(4个 LVDS 对)还是2线(8个 LVDS 对)模式下使用 ADC)。 请记住、由于这是串行 LVDS (SLVDS)、因此帧时钟(FCLK)用于指示每个采样之间的转换/分区。 此外、数据时钟为 DDR、这意味着数据在数据时钟信号的上升沿和下降沿均有效。

    此致、Chase

  • 0
    TI__Guru**** 2389740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Chase、

    非常感谢您的建议和信息！ 它真的很有帮助。 您是否想共享使用 ADC3422的 Verilog 文件(可以与 Altera 连接)？ 再次感谢您、祝您愉快。

    最棒的

    Jieru

  • 0
    TI__Guru**** 2389740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jieru、

    当然、也可以通过以下链接在线获取这些工具： https://www.ti.com/lit/zip/slwc115 

    运行.exe 后、文件应安装在以下目录中： C：\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro\Source Code

    此致、Chase