[参考译文] ADC12DJ3200：PLLalarm

您好 Kailyn、

我将检查配置序列、但同时您能否询问以下问题：

如果他们已清除警报(第7.3.9节警报监控)、但它仍然变为高电平？

他们是否正在使用 ADC12DJ3200EVM？

它们使用什么作为时钟源？

您好、Miguel、

感谢您的回复、重置后、数据表建议延迟750ns、延迟是否为100ms？ 此外、客户自己使用了自己的板、如果 他清除了警报、则仍然很高。  此外、根据上述配置、FFT 正常、但 A 位以高频率下降除外、但当他更改采样率时、FFT 也异常、如下所示、您能帮助分析吗？

此致

Kailyn   

您好 Kailyn、

在我们继续查看 FFT 图之前、我希望确保客户获得 FG_DONE 信号变为高电平。  ADC 需要正确校准才能正常工作。 客户是否看到 FG_DONE 信号变为高电平？ 客户将什么用于时钟源、它符合数据表中的电压峰峰值规格？ 在设置复位之前、您能否确保客户为 ADC 提供 CLK 信号。

100ms 已足够、这仅用于调试目的。

您好、Miguel、

感谢您的回复、时钟源是 HMC7044的外部时钟 、然后分频器输出到 ADC、因此 客户在复位前提供 CLK。

FFT 图问题现已解决、但问题是、当使用1400Mhz 采样400m、模式14、350MnCO 时、有效位有时会降低。 如果他试了十次、有效位的八倍是8、有效位的两倍是5。 看起来、本底噪声导致了有效位降低。 他确定地板噪声不是来自电源、因此产生地板噪声还有其他可能吗？  

此致

Kailyn