[参考译文] DAC39J82：有关 NSD &放大器的测量设置的详细信息；杂散问题

您好 Kiran、

请参阅附件了解 NSD 测量。  
e2e.ti.com/.../NSD_5F00_Measurement.pptx

我尝试了几个频率、没有看到基波周围的杂散。 从 FFT 图中可以看出、时钟源可能不是那么好、因为本底噪声会上下移动。 您的时钟使用什么？ 您需要一个干净的信号发生器来获得最佳结果。

您好、Miguel Lomeli、

感谢您的回答。

关于随附 PPT 文档中的时钟设置：

• 请注意、我们没有使用 HSDC pro、因为我们没有/使用中间板(TSW14J10EVM)
• 外部时钟的频率和功率级别是多少、该时钟是否会通过 J17馈送？ 供参考、我们使用 DAC3XJ8X GUI 配置 LMK 和 DAC 芯片。
• 需要进行哪些附加电路板设置、如跳线(JP2)？ 为了使用外部时钟、我们是否需要安装/卸载任何分立式组件、如电阻器/电容器？

关于"您的时钟使用什么？"、到目前为止、我们使用的是 DAC39J82EVM 上提供的 LMK04828和板载122.88MHz VCXO/晶体来生成所有时钟。 此设置是否需要这些杂散？ 即使使 DAC 仅生成 LO 输出(通过 FMC 连接的 FPGA 板断电)、也会看到杂散分量、并且也会在时钟输出测试点(杂散@64 DBC)上观察到这些分量。 这可能是由于电源使用的稳压器(我们使用的是默认适配器)？

谢谢、
Kiran

您能否向我发送"快速入门"、"计时和数字"块选项卡的屏幕截图。 这将帮助我了解您的设置。

当我尝试 NCO 时、我无法重现杂散。 我还认为您可能会使用 PLL、然后我也尝试使用 NCO、但没有看到任何杂散、 我建议时钟保持旁路模式。

您好、Miguel Lomeli、

您能否检查信号分析器设置、请注意我们在先前发送的频谱屏幕截图中使用的设置(RBW = 300Hz、视频带宽= 300Hz、SPAN = 100MHz、生成的输出为中心频率(例如100MHz) 请告知我们捕获的频谱。

另请注意、我们的最终应用不会使用 NCO、但为了清楚地研究此杂散、我们已检查了以下三个输出

• DAC 根据基带处理器 FPGA 的数据生成输出(例如100MHz 单音调)、此处观察到58kHz-60kHz 杂散
• 缺少来自基带处理器的数据(其断电)、使用 NCO 生成输出的 DAC、此处也存在杂散
• LMK04828的可探测采样时钟输出、此处也存在杂散

从外观来看、我们认为该杂散应该来自电源适配器/稳压器或 LMK04828、您是否有 EVM 监控 DAC/LMK 输出的任何参考图？

在之前的回答中、您提到了"建议时钟保持旁路模式"、您能详细说明 哪些模块和哪些设置必须保持旁路模式？  

我们将很快上传 Quickstart 窗口、LMK 和 DIG 块设置的屏幕截图。

谢谢、
Kiran

您好 、Miguel Lomeli、

具有   GUI 屏幕截图的 PFA Word 和 PDF 文档供您参考。 还附上了文件的 PDF 格式、以防 Word 文档出现格式问题。   

请告诉我们您的反馈。

谢谢、

Kiran

e2e.ti.com/.../dac39j82evm_5F00_config_5F00_snap.docxe2e.ti.com/.../dac39j82evm_5F00_config_5F00_snap.pdf

您好、Miguel Lomeli、

还有一个疑问是、在 NSD_Measurement.pptx 的最后一页、NSD 方程中使用了一个名为 Fund 的变量、您能否提供更多有关这方面的详细信息、以便更好地理解它。

谢谢、
Kiran

您好 Kiran、

感谢您发送 pdf。 它帮助我更好地了解您的设置。

如果您想使用"选择时钟模式"中"快速入门"选项卡中的外部时钟、请单击下拉菜单并选择"外部时钟"。 确保断开 JP2、因为该跳线为板载 OSC 供电。  现在、您已准备好应用外部时钟。

DACCLK 的默认设置是旁路模式、您可以选择旁路模式、并且我添加了一张幻灯片、为您提供可视化效果。

NSD_Measurement.pptx fund 上的是以 dBm 为单位的基本频率功率。

您提供的图片是启用 NCO 还是调制信号？ 我正在尝试了解您的本底噪声为什么会上升和下降。  

您能否使用射频探头探测器件电源测试点所在的测试点？ 通常、这种低电平的杂散是由稳压器引起的。 这将告诉我们您的杂散来自何处。

附件 Pptx 具有 FFT 图、显示1MHz 基频范围内没有杂散。  我已附上 EVM 的原理图。 也是如此  

e2e.ti.com/.../AC_5F00_Spur_5F00_Near_5F00_Fundamental.pptxe2e.ti.com/.../7288.DAC3XJ8XEVM_2D00_SCH_5F00_D.pdf

您好、Miguel Lomeli、

感谢 您提供反馈、 请  直接查找答案

如果您想使用"选择时钟模式"中"快速入门"选项卡中的外部时钟、请单击下拉菜单并选择"外部时钟"。 确保断开 JP2、因为该跳线为板载 OSC 供电。  现在、您已准备好应用外部时钟。 ：如何使用任意输入时钟频率配置时钟 GUI？ 或者、在外部模式下、我们假设直接提供 DAC 采样时钟(如果 DAC 采样为1.2GSPS、提供1.2GHz 时钟@ LMK 输入)、则使用 LMK 分配时钟？

DACCLK 的默认设置是旁路模式、您可以选择旁路模式、并且我添加了一张幻灯片、为您提供可视化效果。 ：在使用板载时钟(以及产生所需采样时钟的 LMK)时，我们将 DAC PLL 保持在睡眠模式，并且我们的配置与 PPT 的“检查是否绕过 PLL 或使用外部时钟”幻灯片相匹配

NSD_Measurement.pptx fund 上的是以 dBm 为单位的基本频率功率。 ：我会回到这一点

您提供的图片是启用 NCO 还是调制信号？ 我正在尝试了解您的本底噪声为什么会上升和下降。  ：这是启用 DAC 的 NCO 后的情况，此处 缺少调制数据 ，FPGA 板断电

您能否使用射频探头探测器件电源测试点所在的测试点？ 通常、这种低电平的杂散是由稳压器引起的。 这将告诉我们您的杂散来自何处。 ：我们将检查 TP29-TP27 和 TP19-TP9，然后回到这一点

附件 Pptx 具有 FFT 图、显示1MHz 基频范围内没有杂散。  我已附上 EVM 的原理图。 另外 ：此设置中的电源是什么？ 您是否使用 DAC EVM 随附的适配器？  我们在检查 const 输入框 的情况下进行了测试、没有任何改进、这里也观察到了杂散。

请告诉我们您的电源、外部时钟源属性以及 用于测量 NSD 的 GUI 设置。

谢谢、

Kiran

您好 Kiran、

请参阅从 ppt 更新的 PPT 幻灯片8以了解时钟的使用。

我使用 Hewlett Packyard (E3631A)为 EVM 板提供5伏电压。 我连接的是插孔(J23)输入、而不是测试点。 您能否还检查为 EVM 提供5V 电压的电源产生的杂散。 您使用什么为 EVM 提供5伏电压？

您能否尝试附加的配置文件并向我发送 FFT 的屏幕截图。 它配置为使用板载 CLK 和 NCO。 您只需确保 JP2已连接。 文件加载完成后、您将获得一个 output.e2e.ti.com/.../DAC39J82_5F00_NCO_5F00_OnboardCLK_5F00_Config.cfge2e.ti.com/.../2161.AC_5F00_Spur_5F00_Near_5F00_Fundamental.pptx

您好、Miguel Lomeli、

感谢您的 响应、请在我们的进一步测试中找到以下更新(同样、FPGA 板未连接、DAC 配置为 NCO 输出)

1. 我们将 一个外部5V 电源(1687B BK 精密)连接到插孔、即使这样、我们也观察到了相同的 Spurs @ DAC 输出。
2. 我们再进行一次尝试、以便将时钟与 LMK 隔离
   1. 删除了 R16、R18对数以断开 DAC 时钟与 LMK 的连接
   2. 在 GUI 中使用1228.8MSPS - 8通道- 1x 内插配置了"主页设置"、"EVM 时钟模式"仍设置为"板载"、以便使用 GUI 执行所需的1228.8MSPS DAC 配置。
   3. 由于使用电阻器断开来自 LMK 的 DAC 时钟、因此在 J1和 J3上提供干净的差分时钟；配置 DAC 以生成 NCO 输出。 现在、在这个设置中、寄生功率水平下降了10dB、现在大约为@ 69dBc、频率偏移保持与"58KHz 来自 DAC 输出频率分量"相同
   4. 为了完全隔离板载 VCXO/晶体、我们断开了 JP2、即使现在杂散功率水平仍保持不变@ 69dBc。  是否有任何板载稳压器或任何模块以@该频率范围(58KHz - 60KHz)运行？

我们可以按照幻灯片8中的建议为 LMK 提供1228.8MHz、但不要认为它会解决杂散问题。 我们还可以尝试使用建议的配置文件。  请提供有关您正在使用  的完整设置的信息、例如时钟(频率、功率级别、源模块)、电源、EVM 版本号、 跳线设置、完整 GUI 设置。 我们只需确认并 验证/测试 这些杂散不是由 LMK 和 DAC 生成、因为我们的实际应用将同时使用这两个 IC。

谢谢、
Kiran

您好 Kiran、

这些杂散通常由稳压器而不是 LMK 和 DAC 生成。 我已更新 ppt 丝印、请参阅新的幻灯片、了解有关探测电源轨的建议。 此外、请确保探测+3.3VCLK、因为这是为 lmk 加电的过程。