This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278-EP:器件性能

Guru**** 2390755 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1030276/ads1278-ep-performance-of-the-device

器件型号:ADS1278-EP

您好、E2E、


你好。


根据数据表、SCLK 可在转换之间自由运行或停止时钟运行。 除了功耗之外、器件性能是否有任何差异?
此外、SPI 格式限制为27MHz 的 CLK 最大输入频率。 如果在27MHz 以上而非帧同步格式中使用 SPI 格式、会发生什么情况?
还有人提到、与任何高速数据转换器一样、高质量、低抖动时钟对于实现最佳性能至关重要。 如果不使用高质量、低抖动时钟、器件会发生什么情况?
对于要求频率每20ms 更改一次的应用、可以使用什么实现来确保每个周期的采样数相同?


此致、
卡洛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    自由运行或停止时钟运行之间不会有任何性能差异。 SPI 格式被限制在27MHz、并且尝试比这更快地运行有可能导致设置和保持时间不足、并且您有可能无法捕获数据。

    抖动将降低器件的性能。 多少取决于输入信号的频率。 抖动导致的理想 SNR 的经典公式为-20*log (2pi * Fin * Tjitter)+ 10*log (OSR)。 请注意、第二项仅适用于对输入进行过采样的 Δ-Σ 转换器。 只要您的最高输入频率下产生的 SNR 比 ADC 的本底噪声要好一点、抖动就不会产生显著影响。 保持抖动<50ps 将 保证即使在该转换器的最高输入频率下、其噪声贡献也可以忽略不计。

    最棒的

    Zak