This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1029779/ads4222-layout-trace-impedance-requirement-of-digital-output-to-fpga
您好！
对于 FPGA 的数字接口(da0-da11)、我是否应该考虑使用任何 PCB 布线阻抗控制？ 50欧姆还是100欧姆？
您好、Shen、
如果使用的是具有 CMOS 输出的 ADS4222、则 PCB 布线阻抗应为50欧姆基准。
我还将包括一个100欧姆的串联端接、以帮助减少与单端 CMOS 输出一同产生的瞬态电流。 该串联电阻应靠近 ADC 的输出端。
如果您计划使用 LVDS 输出格式、则布线阻抗应为100欧姆差分参考。 此外、请在靠近 FPGA 接收器输入引脚的位置放置一个100 Ω 差分终端。
有关端接和布线阻抗的更多信息、请参阅以下参考文献：
https://www.ti.com/interface/lvds-m-lvds-pecl/technical-documents.html?keyMatch=LVDS%20APPLICATION%20NOTE
https://www.ti.com/lit/an/sbaa486/sbaa486.pdf?ts=1629732985989&ref_url=https%253A%252F%252Fwww.google.com%252F
此致、
Amy
非常感谢！
我正在使用 CMOS 输出。 因此、CLKOUT 应采用与 DA0...11引脚相同的电阻、添加100 Ω 串行电阻、对吧？
您好、Xiaoc强、
是的、正确。
