请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS124S08 问题1：
我遵循数据表中提供的用于对 FPGA 进行编程的伪代码。
首先、我发出 RESET 命令并等待4096 tclk (SCLK =3MHz)
我正在读取状态寄存器、该寄存器提供 RDY 位1、表示 ADC 尚不可以通信。
由于我需要通过写入 0来清除状态寄存器中的 POR 标志(FL_POR)、我需要等待多少时间才能使该位为0。(根据伪代码)。
问题2：
当我必须发送 RDATA 命令时，我的意思是，根据数据表，我了解到在启动命令 drdy 变为高电平(7 SCLK 下降沿)之后，除非我发送停止命令 DRDY 将变为低电平吗？？？ 或 DRDY 与 STOP 命令无关。
在通过 Din 对寄存器进行编程后、我是否可以遵循以下模式读取数据：
1.send start 命令
2.check
3.send RDATA 命令。
读取数据
5.send 停止命令
6.再次从2开始
如果读数模式中有任何错误、请 u 纠正我们的错误
