• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 119 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7038Q1EVM-PDK：F2837xD 中所需的时钟方案

admin
Guru**** 1812430 points
Other Parts Discussed in Thread: LAUNCHXL-F28379D, ADS7038Q1EVM-PDK, ADS7038
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1038242/ads7038q1evm-pdk-clocking-scheme-required-in-f2837xd

器件型号：ADS7038Q1EVM-PDK
主题中讨论的其他器件：LAUNCHXL-F28379D、 ADS7038

您好！

我们购买了 ADS7038Q1EVM-PDK 评估板。 我从 PAMboard 中移除了包含 ADC IC 的子板、并将其直接连接到 LAUNCHXL-F28379D 板。

我的 LP 程序表面上是使用 SPIB 以500kbps 的速率与 ADC 进行通信、我 能够在 AIN0上获取合理的样本。 但是，我担心计时方案只能勉强工作，并且不能全速运行，因此我想确保 F2837xD (主)计时方案也是纸上的正确计时方案。  

ADS7038 (从器件)的默认时钟方案为 SPI-00 (CPOL = 0且 CPHA = 0)。 在比较 ADC 和微控制器的时序图后、我得出结论：F2837xD 中正确的时钟方案是“有延迟的上升沿”(POL=0、PHA = 1)，是不是这样吗？

ADS7038：

F2837xD 手册：

非常感谢。

  • 0
    TI__Guru**** 1812430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kier、

    [引用 userid="479799" URL"~/support/data-converters-group/data-converters/f/data-converters-forum/1038242/ads7038q1evm-pdk-clocking-scheme-required-in-f2837xd ]ADS7038 (从器件)的默认时钟方案是 SPI-00 (CPOL = 0且 CPHA = 0)。 在比较 ADC 和微控制器的时序图后、我得出结论：F2837xD 中正确的时钟方案是“有延迟的上升沿”(POL = 0、PHA = 1)，请回答正确吗？

    是的、根据 ADC 数据表信息、我同意这是适用于 MCU 的时钟方案。

  • 0
    TI__Guru**** 1812430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢 Gus！ 有第二个意见是很好的。