[参考译文] DAC39J84：DAC39J84无输出和通道错误

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1035132/dac39j84-no-outputs-and-lanes-errors-for-dac39j84

尊敬的所有人：

我正在努力解决 DAC39J84的配置问题。

由于通道上的错误、我没有看到 DAC 的任何输出。 即使我能够 执行 NCO 测试并且 PRBS 测试模式成功。 我想问您是否可以检查 DAC 的配置。

这是我的配置：

• 来自 Abaco DAC39J84和 LMK04828的 FMC120
• 带 TE0808的 Trenz 板、带9EG。

在 FPGA 端、我签署了 IP Xilinx JESD204b (PG066)和 IP JESD204 PHY (PG198)。

我将通过 I2C 至 SPI 桥与 DAC 通信。

下面介绍了 LMK 如何连接到 DAC 和 FPGA，以及预期的频率是多少 ：

LMK 100MHz CLK2in 输入时电路板的内部基准

DCLK0→1000MHz DAC 时钟

设计中的 DCLK2→250MHz 时钟打开以进行调试

DCLK4→1000MHz ADC A 时钟

DCLK6→1000MHz ADC B 时钟

连接到 GTH 线路的 DCLK8→250MHz 时钟

连接到 GTH 线路的 DCLK10→250MHz 时钟

配置寄存器的设置与文件 lmk04828.txt 中的设置相同。

e2e.ti.com/.../1830.lmk04828.txt

由于可以看到配置形式、我将 SYS REF 编程为间隙脉冲。

对于 DAC、这些是主要参数：

L = 8

M = 4

f = 1

S = 1

HD = 1

Fdac = 1000MHz

DACPLL 使能、VCO L 频带 P=4、M=2、N=2

JESD 时钟分频器2

串行器/解串器：10Gbps、全速率、PLL @ 2.5GHz、SerDes_REFCLK_div=2、MPY =0b10100

此处是编程序列

因此、我们有一个"代码同步错误"、 DAC 输出中没有任何内容。

在 DAC 编程序列之后、我可以看到同步信号在 切换后保持高电平。

为了查看我是否可以从 DAC 获取输出和从 LMK 获取 SYSREF、我尝试执行 NCO 测试、并且在我从 SIF 配置输出电平后、混频器频率并发送 SYSREF 脉冲、我可以获取我期望的正弦波。

我执行的另一项测试是 PRBS 测试、方法是从 FPGA 发送 PRBS 序列、并通过期望相同的 PRBS 或不同的 PRBS 来配置 DAC 通道。

当 DAC 需要扩散序列时、Alarm 引脚变为高电平、 当 PRBS 序列正确时、它保持低电平。 从这些测试来看、SERDES 链路似乎没有任何问题。

我还会执行链路层测试(关于这些测试、我对编程序列并不完全确定)：

ILA 测试 来自 conf100-107 I 获取始终为0x400  

K28.5测试：conf100-107 I obtain always 0x0  

D21.5测试：conf100-107 I obatin Always 0x0

因此、很明显、代码同步错误 似乎是问题所在。  

您对我如何解决此问题有什么建议吗？

感谢您的关注