This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ5200RF:高偏移杂散对采样时钟抖动和 ENOB 的影响

Guru**** 2502205 points
Other Parts Discussed in Thread: ADC12DJ5200RF, ADC12J4000

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1033835/adc12dj5200rf-impact-of-high-offset-spurious-on-the-sampling-clock-jitter-and-enob

器件型号:ADC12DJ5200RF
主题中讨论的其他器件: ADC12J4000

您好!

我 计划将 ADC12DJ5200RF 与3.1696 GHz 采样时钟配合使用。

我发现我可以使用 ADC12J4000数据表中给出的公式、根据频率和所需的 ENOB 来计算抖动要求。

我想知道、为了测量抖动、应将哪个偏移频率与采样时钟的相位噪声相结合、是否有上限。

在我的特定示例中、我的时钟信号 在较高频率偏移下具有相当强的杂散发射(测量结果如下所示)。  我将通过额外的滤波来降低这些值、但我仍想知道这是必要的扩展、以及这些杂散会如何影响 ENOB。 ( ADC12DJ5200RF 的时钟输入是否具有 更高的截止频率、 不再需要考虑杂散发射?)

谢谢、诚挚的问候!

测量结果:

一些亮点:

频率偏移 电源 抖动
792.43 MHz -52.69dBc 164.69fs
1.58 GHz 50.06dBc 223.02fs
3.17 GHz -57.29dBc 97.01fs
7.92GHz -51.57dBc 187.43fs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Benedikt:

    到目前为止、我知道在确定相位噪声时、没有关于上限的行业标准。 我通常建议使用 Fs/2。

    5200RF ADC 时钟输入的频率非常高、以便捕获快速转换时钟边沿。 正如您所建议的、最好在输入之前对时钟进行滤波。 否则、噪声和杂散遗漏将卷积到 ADC 输出频谱并降低性能。  

    此致、

    Rob