This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5662:交错模式下的 ResetIQ

Guru**** 669750 points
Other Parts Discussed in Thread: DAC5662
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/979494/dac5662-resetiq-in-interleave-mode

器件型号:DAC5662

您好!

在交错模式下使用 DAC5662时、只简要介绍了如何使用 RESETIQ。  

是否有比 数据表中的图7-4更详细的更多示例时序图?  

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 JDJ、

    RESETIQ 用于将内部 CLKIQ 分频器初始化为正确的相位 、 CLKIQ 和 WRTIQ 可以连接在一起。



    如数据表中的部分所示。 WRTIQ 和 CLKIQ 可以连接在一起。 当输出通道 A 的数据被发送时、SELECTIQ 为高电平;当输出通道 b 的数据被发送到 DAC 时、SELECTIQ 为低电平。 RESETIQ 为高电平以初始化内部 CLKDACIQ 的相位、之后可保持低电平、

    请确保保持 WRTIQ、CLKIQ、SELECTIQ 和 RESETIQ 之间的设置和保持时序、如上图所示。

    此致、

    Neeraj