• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 170 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8831-EP：VREF 输出的上电/复位默认状态

admin
Guru**** 661510 points
Other Parts Discussed in Thread: DAC8831-EP, REF3440, OPA211
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/978860/dac8831-ep-power-on-reset-default-state-for-vref-output

器件型号：DAC8831-EP
主题中讨论的其他器件： REF3440、 OPA211

团队、为新系统设计 DAC8831-EP、我有几个问题/疑虑、我想知道您是否可以帮助解决。

我将在双极模式下使用该器件、以实现完整的+-电压范围。

我担心加电/复位状态是0代码输出模式... 这意味着它将以完整的 VREF 输出加电。 这可能会对我们的系统造成一些损坏。 是否有办法避免这种情况？

  • 0
    TI__Guru**** 661510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    这可能是您的应用中的问题、因为它将从零代码开始。  是否可以在启动时禁用基准电压？ 某些器件具有使能引脚。

    谢谢、

    Paul

  • 0
    TI__Guru**** 661510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Paul、  

    感谢您的反馈。  

    很明显- 是否可以在命令 FPGA 启动之前保持 VREF 并提供非零值？

    我们是否有任何具有使能引脚的"等效"器件？

  • 0
    TI__Guru**** 661510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    我意味着基准源 IC 将具有一个使能引脚(如 REF3440)。  您还可以考虑使用具有关断引脚的输出缓冲放大器(如 OPA211)。  

    谢谢、

    Paul

  • 0
    TI__Guru**** 661510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、我认为我们应该能够对 VREF 进行排序、我只是想确保没有这样做的警告。 我打算在没有 VREF 的情况下启动器件、然后写入一个非0初始化值、然后使 VREF 正确？ 在没有 VREF 0V 或 Z id 假设的情况下、输出端的电压是多少？

  • 0
    TI__Guru**** 661510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我将具有与基准输出类似的行为。  如果基准在禁用时为0V、那么您应该在输出上看到它。  如果基准为高阻态、您可以想象 DAC 看起来与该高阻态节点相同、但其上有串联电阻。  如果基准电压为高 z、我建议它们在接地端增加中等电阻值  也许是10kΩ