主题中讨论的其他器件:CDCLVP1102、 LMH2832、 LMZ12003
LVDS 摆幅的寄存器映射是什么? 数据表未提供任何信息。 由于数字信号、我有一些杂散、我尝试了全部256个值。 我找到了一个设置、其中杂散减少了、但现在数据传输有时会出错。 我需要有关高级优化的说明。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
LVDS 摆幅的寄存器映射是什么? 数据表未提供任何信息。 由于数字信号、我有一些杂散、我尝试了全部256个值。 我找到了一个设置、其中杂散减少了、但现在数据传输有时会出错。 我需要有关高级优化的说明。
Dan、您好!
感谢您、我已经检查了模式的正确传输。 它适用于正常设置。 也许在摆幅较低的情况下、必须优化 FPGA 中 PLL 的相位。 该电路板包含两个 ADC3444、输入时钟由 CDCLVP1102分配、ADC 前面有一些 LMH2832 (除混频器、LNA 和滤波器之外)。 也许会发生一些耦合到电源的情况、我也使用了单独的 LDO 和铁氧体磁珠。 失真主要在第一个 ADC 上、芯片的其他 ADC (2-4)可以。
您好、Volker、
这种失真是在两个 ADC3444s 的通道1 (CHA)上发生、还是仅在两个 ADC3444s 中的一个上发生(意味着总共8个 ADC 通道中的7个不失真)?
如果 ADC3444的 CHA (一个有失真)上的测试模式通过 OK、则这可能是模拟问题、如您所述。
正在看到的失真/杂散的性质是什么? 它们是否是模拟输入频率的谐波杂散? 未应用模拟输入时是否存在杂散? 您是否正在执行 FFT 来查看杂散? 您是否能够探测此模拟输入以验证 ADC 引脚上是否存在杂散?
请分享杂散图像和 ADC/信号链原理图。
此致、
Dan
尊敬的 Rob:
感谢您的进一步关注。
接收路径中有多个测试点。 在对耦合电容器进行去焊后、可以通过引脚接头将具有平衡-非平衡变压器的小型 PCB 连接到正常路径。 这允许在小型平衡-非平衡变压器板上连接信号发生器。
遗憾的是、我被其他一些工作打断、因此无法立即执行进一步的测试。
在断开与 A/D 转换器的连接后、我已经在频谱分析仪上的可变增益放大器的输出端看到了一些尖峰、但无法识别周期性峰值的来源。
多个组件的附加旁路电容器、用于混频器偏置或用新组件替代 VGA 的其他电感器没有帮助。 如果我有消息、我将发布它。
此致、
Volker
您好、Volker、
您看到的"尖峰"来自 ADC 的模拟输入、假设您在仍连接到 ADC 的 VGA 上进行探测。 对吧?
如果是、则这些尖峰是 ADC 的采样开关电荷注入、可以在模拟前端看到。
如果你做平衡-非平衡变压器实验,你也会看到它。。
顺便说一下、进行平衡-非平衡变压器实验是一个好主意、要查看上面 FFT 频谱图中的前端噪声是否再次来自 VGA/前端。
否则、完全断开模拟前端信号链也会显示此情况。
此致、
Rob
Rob、您好!
我认为我已经发现了这个问题:这可能是电源稳压器的开关频率、SIMPLE SWITCHER LMZ12003、它靠近 ADC 输入前面的 IF 滤波器的一些线圈。 如果我在开关稳压器上为电缆固定铁氧体磁珠、则峰值消失。 如果我在稳压器上放置一个手指、峰值会增大。 到其它滤波器和接收通道的距离较大、这说明了这种行为。
在发现这一点之前、我已经在 ADC 输入级将铁氧体磁珠替换为0欧姆电阻。 我没有发现任何差异、 在评估板的原理图中还有一个0欧姆电阻器和两个0.1 μ F 旁路电容器、下面是我的输入级原理图。
您能告诉我、您是否对最佳配置进行过任何调查?
此致、
V. Winkler