• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 167 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC084S085：边沿速率或上升/下降时间要求

admin
Guru**** 2381960 points
Other Parts Discussed in Thread: DAC084S085
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/974624/dac084s085-edge-rate-or-rise-fall-time-requirement

器件型号：DAC084S085

您好！

你好。

我们的客户想知道 DAC084S085对 SCLK 引脚是否有边沿速率或上升/下降时间要求。 数据表未列出上升/下降时间规格、他们想知道 SCLK 输入信号是否必须满足一定的上升/下降时间或边沿速率才能正常工作。

感谢您的支持。


此致、

Cedrick

  • 0
    TI__Guru**** 2381960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cedrick、

    如果数据表中没有指定上升/下降时间、那么 SCLK 必须满足的唯一要求是数据表表表表7.6中给出的时序要求。 SCLK 脉冲需要保持高电平至少10ns、保持低电平至少10ns。 该数据表提供了至少2.4V 的输入高电压和低于0.8V 的输入低电压、适用于5V 电源。

    我们建议不要超过500ns 的上升/下降时间、以避免器件消耗额外电流。