This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/969034/afe5805-dclk-and-fclk-timing-is-incorrect
您好！
请参阅 AFE5805的 DCLK 和 FCLK 时序、它与数据表不兼容、如何影响 LVDS 时钟输出？
数据表的正确时序如下所示：
此致
Kailyn
Kailyn、
出什么问题。 我认为这些数字不是来自 AFE5805。 它可能来自 AFE5808系列。
由于您报告 了 AFE 时序不正确、我们希望直接看到 AFE 信号的输出电流。 不来自 FPGA。 因为我们不知道是否有任何 FPGA 逻辑可以为 AFE 输出添加伪影。
到目前为止、AFE5808A 和 AFE5805已投入生产超过10年。 我们尚未看到该计时。
正在等待您的更多信息。
谢谢！
是的、您是对的、它应该是 AFE5808的计时、而不是 AFE5805的计时。
请仔细检查输出测试模式是否正确。
deskew Patten：当2[15：13]= 010时；此模式使用010101010101替换14位 ADC 输出
字。
这样、我们就可以确保输出是固定的。
