This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1258-EP:数据 I/O 接口问题

Guru**** 2393725 points
Other Parts Discussed in Thread: ADS1258

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/988675/ads1258-ep-issues-with-data-i-o-interface

器件型号:ADS1258-EP
主题中讨论的其他器件:ADS1258

各位专家!!!

我的客户正在尝试将此 IC 与 FPGA 结合使用、并遇到回读问题。 他们目前的情况如下:

我们一直在探测和查看示波器上的 SPI 信号。 与 ADC 相连的 FPGA 能够写入芯片、但在示波器线路上、我们无法读回数据。 最大的可能问题还在于 CLKIO 信号在 ADC 的引脚#13处严重衰减。 我们的 ADS1258硬件设置为在数字3.3V 逻辑上运行。 但是、当我们观察示波器上的 CLKIO 信号时、我们看到时钟信号在0V (LO)和1V (HI)之间切换、而不是预期的0V (LO)和3.3V (HI)。 我们对输入 CLKIO 信号为什么会衰减这么多感到困惑。 CLKSEL 引脚#12被自动接至 VDD 电源引脚。 无论输入 CLKIO 信号以多高的频率运行、它都远低于3.3V HI 的电压电平、因此我们无法读取 ADC 的 DOUT (引脚#24)上的数据的原因。

我将获取他们的原理图和任何其他详细信息。

感谢你的帮助。

此致、

Jim B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    由于客户使用分立式时钟振荡器驱动 ADS1258、我想此器件有问题、而不是 ADC。 ADC 不控制外部时钟源的时钟输出、因此如果时钟未驱动到适当的逻辑电平、则时钟存在问题。

    请在原理图可用时共享该原理图。 如果这是敏感信息、请随时通过离线方式向我发送电子邮件。

    布莱恩