您好！
我想同时使用两个 ADS1292。 现在、我要进行 PCB 布局、我对 PCB 尺寸和层数有严格的要求。 我正在寻找简化两个 ADS1292和微控制器之间连接的方法。
为此、我有两个想法：
-我可以共享 CLK 和 SCLK 信号吗？
-我能否只使用一个 DRDY (由于两个 ADS1292已同步(共享启动引脚和 CLK)、那么新数据应始终同时可用)？ 我在这个论坛中已经读到过、几个 ADS1292的 DRDY 引脚不能连接在一起、但是我可以将第一个 ADS1292 DRDY 引脚连接到微处理器、并使第二个 ADS1292 DRDY 引脚悬空、对吧？
谢谢
您好、Alexis、
感谢您发帖。
有关多个 ADS1292器件的配置、请参阅下图(图34)。 两个器件共享相同的 CLK、START 和 SPI 总线信号。 该图还显示了使用单个 DRDY 信号进行数据检索的情况。 共享 SPI 总线信号时、每个器件都需要具有单独的 CS。
谢谢
-TC
关于 SCLK 和 CLK：我要补充的是 、根据所附的表、SCLK 频率可以达到大约15MHz
另一方面、等式9 (请参阅附图、我假设它用于一个 ADS1292、但我将分母的右侧乘以2、以考虑菊花链中的两个 ADS1292)给出了最小的 fSCLK。 如果我假设 SCLK 和 CLK 连接、则 tsclk=tclk、在等式9中、fsclk=fclk 等于至少18.5kHz 和37kHz、分别假设菊花链中有2个 ADS1292、SPS=125和250。
PS：我附加了 ADS1299数据表的公式、因为在 ADS1292数据表中、公式具有额外的1/72因子、这可能是一个错误、因为我不知道该因子来自何处、您给出的数字应用仅在使用 ADS1299数据表中的公式时才正确。
由于 fclk 只能为512kHz 或2048kHz、两者都在 fclk 的最小-最大范围内、因此我认为 SCLK 和 CLK 可以连接并以512kHz 或2048kHz 的频率运行。 这是正确的、还是有一些我不知道不允许连接它们的东西？
您好、Alexis、
对于多器件配置(图34)、只有一个 DRDY 信号(器件#0)连接到主机处理器、另一个信号保持悬空(器件#1)。
ADS1292使用 SCLK 作为 SPI 接口串行时钟来移入命令并移出器件中的数据。 SCLK 不像 CLK 信号那样连续运行。 ADS1292数字接口的工作方式与 ADS1278完全不同、因此不应将 CLK 和 SCLK 信号连在一起。 您将需要使用 ADS1292 NCS 信号、以便与其他器件共享同一 SPI 总线。 ADS1292没有像 ADS1299数据表图70 (b)中所示的菊花链模式、其中仅使用来自主机控制器的单个 NCS 信号来控制两个器件。
很抱歉、数据表上的公式9存在混淆。 对于24位和2通道的 ADS1292、通用方程应如下、分母等于72。
谢谢
-TC
