This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/991813/ads1231-drdy-dout-output
大家好、
如果 SCLK 保持 L 状态、您能告诉我/DRDY&DOUT 的输出是多少？
数据就绪信号将在每个 tCONV 周期生成、但 DOUT 将是 L？ 或者 /DRDY&DOUT 如果 SlCK 为 L、则全部保持 L 状态？
最棒的
Zeming
您好 Zeming、
DRDY/DOUT 引脚将在读取器件时保持从器件发送的最后一个值。 在转换结束时、DRDY/DOUT 引脚将从高电平转换为低电平、以表明转换准备就绪、可以从器件读取。 如果 DRDY/DOUT 在最后一次读取时为低电平、则 DRDY/DOUT 将在转换结束时从低电平切换为高电平至低电平。 ADS1231数据表的图19中显示了此转换为 tUPDATE。
我通常建议将 DRDY/DOUT 信号设置为 SPI 输入以及 GPIO (微控制器上有2个连接)、其中 GPIO 输入可用作下降沿中断。 如果 DRDY/DOUT 引脚通过发送额外的时钟被强制为高电平、也可以轮询该引脚以进入低电平状态。 图20显示了将引脚强制为高电平。
此致、
Bob B
