• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 289 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC80502：顺序 DAC 更新等待时间

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/991689/dac80502-sequential-dac-update-wait-time

器件型号：DAC80502

您好！

您能帮助解释一下"顺序 DAC 更新等待时间"到底是什么意思吗？  如果这是最小值、那么我们应该期待什么是最大值？  它是指从触发器到输出的延迟、还是与内部延迟有关？

我们的客户在操作 SPI 模式时看到这方面的变化很大。  触发后、延迟有时为1.5us、而其他时间为4us。

谢谢、
Darren

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    顺序 DAC 更新是指您需要在 SPI 事务之间为 DAC 数据更新提供的最短时间。 这意味着、在一次 DAC 更新后、您需要等待至少1us 才能启动 DAC 数据更新。 这是因为我们有用于减少代码间干扰的内部 T&H 电路。

    下面的 e2e 帖子对此进行了说明。

    https://e2e.ti.com/support/data-converters/f/data-converters-forum/873137/dac60501-dac-settling-time-clarification

    在 DAC 锁存数据(CS 的上升沿)后、便会启用称为"跟踪和保持"的子电路。  这基本上阻止了输出看到内部阶梯的变化。  这是为了减少代码对代码干扰。  在几百纳秒(标称值)后、保持释放、输出被连接。  此时、您将看到一个小毛刺脉冲。  您可以看到、在干扰图中、输出在前一个~400ns 内没有变化。  这是跟踪和保持时间。   

    tDACWAIT 表明、在 TnH 完成前、不应触发另一个锁存事件。  在整个温度、电源电压和过程中、跟踪和保持时间可能会有所不同、因此 tDACWAIT 有点保守。  

    此致、

    AK