请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 您好！
我想计算示例和 FPGA 中可用数据之间的确定性延迟。 数据表中没有太多关于此问题的内容。 我在第24页找到了值 t_adc 和 t_tx。 接收侧是一个带有 GTH 收发器的 Xilinx FPGA。 我找到了描述方法的 TI 文章、但它们使用 ADC12DJ3200器件未提供的时序参数(t_TXLMFC)：
e2e.ti.com/.../jesd204b-how-to-calculate-your-deterministic-latency
有人有想法吗？ 提前感谢。
此致
