请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828ADS54J60 主题中讨论的其他器件：ADS54J60、
我正在研究一个新设计、其中多个 ADS54J60 ADC 在子类1中运行、我想知道跟踪长度匹配 SYSREF 和 SERDES PLL 参考时钟与 FPGA 之间有何指导？
我知道将 SYSREF 和器件时钟的布线长度与数据转换器匹配有多重要、但 FPGA 又如何呢？
编辑：我应该放置我正在使用的时钟发生器、而不是 ADC。 我将使用 LMK04828为 ADC 和 FPGA 计时。
