This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC60501:DAC 稳定时间说明

Guru**** 2344890 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/873137/dac60501-dac-settling-time-clarification

器件型号:DAC60501

我们需要一个(相对而言)便宜的 DAC 来产生一个斜升电压、其更新速率为~1uS /步。由于完全额定的1uS 稳定电压 DAC 相当昂贵、我们研究了使用稍慢一点的器件的可能性、例如将~5uS 用作 DACx0501。 电路板对成本敏感、例如 将生产500件以上的产品。

稳定时间 规定为1/4至3/4满量程。

我们需要从一个 LSB 稳定到另一个 LSB (向上或向下)、并根据此图。 (毛刺脉冲)、我们应该可以、大约1uS

SPI 接口 的额定频率为50MHz。 但是、数据表中有一个参数未出现在时序图中、也未在任何位置指定

tDACWAIT 连续 DAC 更新等待时间、最小为1uS

根据我们的计算(假设50MHz)、时序图应如下所示

我有1.65uS,我需要1uS:))

问题是有关该 tDACWAIT 参数、为什么要等待?

  1. 等待、因为 DAC 模拟电路需要稳定、在本例中、我可以忽略一点。 DAC 稳定时、我可以通过 SPI 写入新值。

  2. 等待、因为 DAC 模拟仍然从数字部分读取数据、因此速度越快将放置其他数据并使输出混乱。

  3. 不知道、以上组合?

更清楚的是、这是我计划使用它的方式、不一定违反参数、这取决于我对 tDACWAIT 的理解

非常感谢您的澄清!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的精彩图表!  

    答案是1和2的组合。  在 DAC 锁存数据(CS 的上升沿)之后、便会启用一个称为"跟踪和保持"的子电路。  这基本上阻止了输出看到内部阶梯的变化。  这是为了减少代码对代码干扰。  在几百纳秒(标称值)后、保持释放、输出被连接。  此时、您将看到一个小毛刺脉冲。  您可以看到、在干扰图中、输出在前一个~400ns 内没有变化。  这是跟踪和保持时间。   

    tDACWAIT 表明、在 TnH 完成前、不应触发另一个锁存事件。  在整个温度、电源电压和过程中、跟踪和保持时间可能会有所不同、因此 tDACWAIT 有点保守。  您的最后一张图是一个很好的示例。 基本上、尝试将 CS 上升沿分开1µs、您最好以1MSPS 的速率进行更新。

    话虽如此、即使在1LSB 步长下、您的 DAC 也可能无法完全稳定、因此模拟稳定可能仍是您的设计中的一个问题。  图36显示了中量程时的干扰、这通常是最坏情况下的干扰、您可以看到输出需要超过1µs μ s 才能稳定。

    我还将进行大厅、以便将 tDACWAIT 添加到时序图中。

    谢谢、

    Paul