Other Parts Discussed in Thread: ADS127L11
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS127L11 您好！
在启动/停止控制模式下、是否有公式 可以计算 ~DRDY 变为低电平(指示数据就绪)到将下一个样本盒填充到移位寄存器之间的时间？ 如果没有、请告诉我我如何大致估算这两个事件之间的时间？
谢谢、
Alex
Alex、您好！
DRDY 在每个数据速率周期都会变为低电平、这 取决于 OSR 设置和 CLK 周期。
T-DRDY=2*OSR*t-CLK
下一个转换数据在 DRDY 的下降沿之前更新2个 CLK 周期。 从 DRDY 下降沿到下一个转换结果加载到移位寄存器(SR)的总时间、t-DRDY_SR
T-DRDY_SR=2*OSR*t-CLK -2*t-CLK
T-DRDY_SR=2*t-CLK (OSR-1)
请记住、时间 t-DRDY_SR 是指内部寄存器更新时、但在 DRDY 下降沿之后2*t-CLK 之前、数据不能随时钟移出器件。
此致、
Keith Nicholas
精密 ADC 应用
Alex、您好！
无法计算此计时技术规格。 传播延迟是由于内部逻辑门的内部布局和速度、并且可能随温度、器件间和批次而变化。 我们提供最长、最坏情况下的时间、涵盖所有这些可能的条件、以确保数据有效。
对于 ADS127L11、数据在 SCLK 的上升沿而不是下降沿从 SDO 引脚计时。 对于 SCLK 上升沿之后的有效数据、传播延迟被指定为 t-p (SCDO)=19ns。
此致、
Keith
