This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/963702/dac5681-output-of-iouta1-and-iouta2
尊敬的技术支持团队：
我想避免 在加电期间和未提供(在被使用之前) CLKIN/CLKINC 时 IOUTA2和 IOUTA2出现意外输出。
DAC5681的默认输出的运行方式与这些情况类似？
此致、
TTD
您好 TTD、
DAC 中提供了 SYNCP/N 引脚、该引脚将禁用 DAC 的模拟输出。 请在准备好接收模拟信号之前将此引脚保持在低电平。
Neeraj
Neeraj、
感谢你的答复。
我知道 SYNCP/N 引脚应为低电平以禁用模拟输出。
是否可以插入上拉和下拉电阻、例如 SYNCP/N 上的失效防护、以便在上电期间禁用模拟输出？
还是 RESETB 的内部上拉工作、那么我是否应该在 RESETB 上安装外部下拉(强于内部上拉)以在 FPGA 驱动 SYNCP/N (加电期间)之前禁用模拟输出？
RESETB 的内部上拉电阻值如何？
我建议您使用 SYNCP/N 而不是 ResetB。 您可以尝试分别在 Syncp 和 Syncn 引脚上添加下拉和上拉。
