[参考译文] DAC34SH84：Xilinx 参考设计

admin

Other Parts Discussed in Thread: DAC34SH84, DAC3484

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/961631/dac34sh84-xilinx-reference-design

器件型号：DAC34SH84
主题中讨论的其他器件： DAC3484、 TSW1400EVM

您好！

我们计划在新项目中使用 DAC34SH84。

我正在寻找以下问题的答案、并感谢您的帮助：

1) 1) DAC34SH84与 DAC3484有何不同？

2) 2)支持的数据接口速率高达750Mbps、这意味着四个通道中的每一个都可以以该速率馈送数据？

3) 3)是否提供了 Xilinx 参考设计？请给我发送一个链接

4) 4) iff 我的 FPGA 可以支持750MHz 的时钟、那么我可以使用 IQ 调制通过此芯片生成750MHz 的信号吗？

5) 5)我先前问题的延伸：因此、我可以从芯片中生成两个调制载波、每个750MHz 宽。

6) 6)数据接口的速率为每 DAC 750Mbps、并且由于相同的16位 LVDS 接口被馈送到两个 DAC、这是否意味着 DDR 模式下的数据速率为1500Mbps？

7)、因此我可以使用 FPGA 中的 OSEERDES 在16位接口上馈送数据

感谢您帮助了解芯片、

SM。

5 年多前

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

[引用 user="sm]1) DAC34SH84 与 DAC3484有何不同？[/quot]

DAC34sh84有32条 LVDS 输入总线、而 DAC3484只有16条 LVDS 输入总线。有关详细信息、请参阅数据表

[引用 user="sm"]

2) 2)支持的数据接口速率高达750Mbps、这意味着四个通道中的每一个都可以以该速率馈送数据？

[/报价]

正确[引用 user="sm"]

3) 3)是否提供了 Xilinx 参考设计？请给我发送一个链接

[/报价]

请参阅以下应用手册

[引用 user="sm"]

4) 4) iff 我的 FPGA 可以支持750MHz 的时钟、那么我可以使用 IQ 调制通过此芯片生成750MHz 的信号吗？

[/报价]

FPGA 需要支持1.5Gbps 的 LVDS 总线速率。是的、您最多可以支持750MHz 的带宽

[引用 user="sm"]

5) 5)我先前问题的延伸：因此、我可以从芯片中生成两个调制载波、每个750MHz 宽。

[/报价]

每个通道可支持高达750MHz 的宽调制载波

[引用 user="sm"]

6) 6)数据接口的速率为每 DAC 750Mbps、并且由于相同的16位 LVDS 接口被馈送到两个 DAC、这是否意味着 DDR 模式下的数据速率为1500Mbps？

[/报价]

是的

[引用 user="sm"]

7)、因此我可以使用 FPGA 中的 OSEERDES 在16位接口上馈送数据

[/报价]

是的、正确

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

感谢您的快速回答。

1) 1) DAC34SH84和 DAC3484的配置方式(16位和32位接口除外)是否存在差异？

2) 2)复数混频器是否可用于在两个 DAC 上产生两个不同的输出、或仅产生 I 和 Q OUT？

3) 3)评估板能否与 TSW14J56EVM 配合使用？

4) 4)复频混频器是否仅可用于在一个 DAC 输出端产生调制载波？

5) 5)如果每个 DAC 输出都可以在1.5GSps 下运行并用作外部 IQ 调制器的 I、Q 源、则可以生成1.5GHz BW 信号(因为 I 和 Q 都具有750MHz 的 bw)。

再次感谢、

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

存在差异。有关详细信息以及数据表、您可以参阅 EVM GUI。

由于算术原因、复数混频器应与 I/Q 流一起使用。

不是、这不是 JESD204接口。您必须使用 TSW1400EVM

不需要、带宽受第一级 FIR 的限制。然后对其进行升采样/滤波、形成1.5GSPS。

－Kang

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

感谢您的回答。

您提到、每个 DAC 都能够生成750MHz 带宽的信号。

这些 DAC 输出中的每一个是否都可以进行频率转换、例如、我是否可以让一个 DAC 生成以400MHz 带宽为中心的调制载波？

此致、

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 SM、

当然、这不应该是问题

您可以通过两种方法来实现它：

通过 FPGA 内部的 DUC。如果您这样做、则需要确保信号带宽+载波位置小于750MHz、以避免 DAC 的第一级 FIR 滤波器截止

2.使用 DAC 的复数混频器。您将需要为复数混频器发送复数信号 I/Q

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢 Kang、

在第一个选项中、混合是否限制为 FS/2？

第二个选项生成 I x cos (wt)+ Q x sin (wt)。这不会产生图像吗？

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

[引用 user="sm"]

在第一个选项中、混合是否限制为 FS/2？

[/报价]

仅当您发送真实、独立的数据时、混合才会限制为 Fs/2

[引用 user="sm]second 选项生成 I x cos (wt)+ Q x sin (wt)。这是否会产生图像？[/quot]

同样、这仅适用于发送真实、独立数据的情况。

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

抱歉、您可能觉得有些事情微不足道。

1) 1)在实数混频器模式下、上变频限制为 Fs/2。我是对的吗？

在此模式下、通道 A 数据(DAC A 数据)仅用于混合。

2)在复混合中：一个输出将是 I x cos (wt)+ Q x sin (wt)、另一个输出将是 I x cos (wt)- Q x sin (wt)。在本例中、当 I 和 Q 以0Hz 为中心时、输出有何差异。

此致、
SM。

0 admin 5 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

1.是的、正确。实际的独立数据不能使用 NCO。如果使用 NCO、则需要将其设置为 Fs/2

2.您将看到图像交换。您必须在 Matlab 中使用射频复数混频器对其建模以观察这种情况。

0 admin 4 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

我们已经使用 DAC3484并知道如何使用它(大部分)、但现在我们需要生成更宽的信号带宽、并且正在考虑使用 DAC34SH84。

但是、使用 JESD 接口器件是否有意义？我们的目标频率高于射频采样 DAC 的范围、因此这可能对我们没有太大帮助。

我们在 DAC34SH84中看到的优势如下：

1)最小延迟(与 JESD 接口相比)

2)可能更低的功耗(16个以750MSps 运行的 LVDS 对与以10Gbps 运行的两条或三条 JESD 线路相比)

3) JESD 接口(FPGA 内部)的额外成本

4)可以使用成本更低的 FPGA (无需具有高速收发器的 FPGA)

请帮助我们选择更好的方法、

此致、

0 admin 4 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 SM、

根据我对您的终端产品的了解、我将把您转至 TI 的目录转换器组、因为它们更适合为您的终端产品提出建议。他们将与您联系、以更好地了解您的应用并提出适当的建议。

0 admin 4 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

SM、

我会确定每个案例的成本、并在两个案例都满足您的要求时做出相应的决定。如果根据您选择的串行器/解串器速率使用 JESD 器件、则可能需要更昂贵的电路板材料。如果您计划使用 Xilinx FPGA、TI 现在提供免费的 JESD IP。在不久的将来、TI 还将为英特尔器件提供此功能。

此致、

Jim

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC34SH84：Xilinx 参考设计