• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 198 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL3200EVM：关于 LMK04828

admin
Guru**** 2668435 points

Other Parts Discussed in Thread: LMK04828, TSW14DL3200EVM, ADC12DL3200EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/966571/adc12dl3200evm-about-lmk04828

器件型号：ADC12DL3200EVM
主题中讨论的其他器件：LMK04828、 TSW14DL3200EVM、

您好！

我对  您之前提供的参考设计有一些疑问。

下图是原理图文件中的 LMK04828。 在外部时钟模式下运行时、我发现实际上没有使用 LMK04828的输出。 未使用 CLKP/M。 7.3.4.3.1 ~ 7.3.4.3.2中描述的 SYSREF 校准未被执行、因此没有从 SYSREFP/M 发出信号 DCLKOUT10_P/N 和 CLK_ADC_REF_P/N 也未在参考设计中使用。  在这种情况下、LMK04828是否不是必需的？

此致、

阿尔茨

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Alec、

    该参考设计仅使用一个具有板载时钟的设置进行调用。 如果您尝试使用外部时钟、则必须将 LMK 与外部源同步、因为需要 LMK 来生成 TSW14DL3200EVM (CLK_ADC_REF_P/N)上使用的 FPGA 参考时钟。

    您必须将通用10MHz 基准连接到外部时钟源和 ADC12DL3200EVM 的 J2。 然后、必须 将 LMK 设置为双 PLL 模式、并将 DCLKout12上的输出设置为适当的频率。 有关此设置的更多信息、请参阅《ADC12DL3200EVM 用户指南》。  

    此致、

    Jim