This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D1600:测试图形输出错误

Guru**** 2383180 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/961887/adc12d1600-test-pattern-output-error

器件型号:ADC12D1600

当 ADC 配置为测试图形模式时、我正在探测数据通道 LVDS 对的输出终端(100欧姆分辨率)。   

它似乎与数据表中的预期不匹配、例如、DQd (11-9)的输出是循环[011、100、011、100]、当我预计它是[111、00、111、000]时。

我已经仔细检查了布线的极性误差。  我只能想到的是、由于某种原因、ADC 处于2秒补码模式、这会影响测试模式输出(根据数据表、我认为不应该这样做)。

有什么想法吗?   

谢谢、David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请注意、ECE 很高、因此我希望它处于二进制偏移、而不是2s 补码模式。

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在 ADC 的扇出处进行的探测显示相同、因此不是布线长度匹配错误的问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Dave、

    感谢答复中的以下内容。  

    除非引脚映射关闭、否则我无法想象位将关闭的原因、这与预期的不同。

    请仔细检查并告知我们吗?

    您是否曾尝试过另一个电路板、以确保电路板之间的一致性也会发生同样的情况?

    此外、如果 ECEb 引脚为逻辑高电平、则该器件处于引脚控制模式。 在该模式下,零件不可能处于二进制补码输出中。

    此致、

    Rob