请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题中讨论的其他器件：ADS124S08我正在尝试使用低速 Δ-Σ ADC 开发一个用于直流类型测量的系统。 如何为抗混叠滤波器选择组件值？
您好！
低速 Δ-Σ ADC 通常需要一个简单的单极 RC 滤波器来减少混叠效应。 对于差分信号、滤波器结构通常由两个滤波路径组成：一个差分滤波器源自滤波电阻器 RFILTER 和差分电容器 CDIFF 的组合；一个共模滤波器源自一个滤波电阻器 RFILTER 和共模电容器 CCM 的组合。 如图1所示。
图1：低速 Δ-Σ ADC 的抗混叠滤波器结构
[注意：对于 AINN 以接地为基准的单端输入、滤波器将由 RFILTER 和 CCM 组成。 但是、设计指南与下面描述的差分滤波器的设计指南相同。]
要确定图1中每个组件的值、需要将分析分解为三个部分：
前两个问题可以并行回答、因为它们的答案不相互依赖。 可以使用前两个结果来回答第三个问题。 此外、对于每个问题、ADS124S08–一款24位、12通道、4kSPS Δ-Σ ADC–也将用作示例数据转换器、以帮助说明如何将这些设计原则付诸实践。
如何选择差分滤波器截止频率
抗混叠滤波器的目的是将频率内容保持在 ADC 调制器频率 FMod 或其附近，避免混叠回到通带，因为数字滤波器本身并不会抑制这些频率。 因此、首先选择差分滤波器3dB 截止频率 FC-DIFF、使其比 Fmod 低10到100倍。 这会分别导致 Fmod 附近的频率抑制20dB 至40dB。 所需的抑制量取决于系统设计目标。 要了解有关抗混叠滤波器基本原理以及需要考虑调制器频率混叠的原因的更多信息、请查看 有关 此主题的高精度实验室内容(模块6.5和6.6)
对于 ADS124S08、Fmod 为 fCLK/16、其中 fCLK 为主时钟频率、如图2所示。 假设标称内部振荡器频率为4.096MHz、Fmod = 4.096MHz/16 = 256kHz。 因此、对于这个特定的 ADC、最初选择 FC-DIFF = 2.56kHz 或 FC-DIFF = 25.6kHz、以分别获得20dB 或40dB 的抑制。
图2：ADS124S08数字滤波器结构和调制器时钟
设置 FC-DIFF = 2.56kHz 或 FC-DIFF = 25.6kHz 以分别获得20dB 或40dB 的抑制是一个很好的第一步、在以下两种情况下、可能需要修改 FC-DIFF：
有关条件1中建议的更多信息、请参阅本常见问题解答前面提到的高精度实验室内容。 有关条件2中建议的更多信息、请查看应用手册 《计算 Δ-Σ ADC 的转换延迟和系统周期时间》、特别是有关模拟稳定的部分。
如何选择滤波器电阻器值
在图1所示的系统中、滤波电阻器还会限制流入 ADC 引脚的电流。 因此、该电阻器的大小可限制最大引脚输入电流(Imax)、如 ADC 绝对最大额定值表中所示。 要确定该电阻器上允许的压降、请使用系统输入(VOV)上的预期过压条件以及 ADC 集成 ESD 保护二极管(VESD)的导通电压。 然后、使用以下公式来求解电阻器值 RFILTER：
RFILTER >(VOV–VESD)/ Imax
对于 ADS124S08、Imax 为10mA、如器件数据表中的表7.1所示。 此外、如图3所示、当输入电压超出模拟电源300mV 时、ADS124S08 ESD 二极管会导通。
图3：ADS124S08 ESD 信息
最后、使用 AVDD = 5V 和 VOV = 20V 的示例值可确定 RFILTER 的最小尺寸：
Vov = 20V
VESD = AVDD + 0.3V = 5.3V
Imax = 10mA
RFILTER >(VOV–VESD)/ IMAX =(20V–5.3V)/ 10mA = 1、470 Ω
请注意、在给定系统参数的情况下、这是电阻器限制流入 ADC 引脚的电流的绝对最小值。 最佳做法是在计算电阻器尺寸时、在过压条件和最大电流上留有裕度。 这确保了一个更强大的保护电路、能够适应任何潜在的系统变化。 例如、假设 VOV 容差为10%、Imax 容差为30%：
Vov’= VOV⋅1.1 = 22V
VESD = AVDD + 0.3V = 5.3V
Imax’= Imax⋅0.7 = 7mA
Vov’= Imax’代表 VOV 和 Imax 的值，包括指定的容差。 然后，这些值可用于确定该系统的 RFILTER 值，RFILTER’：
RFILTER’>(VOV’–VESD)/IMAX’=(22V–5.3V)/7mA = 2、386 Ω
虽然没有为 RFILTER (或 RFILTER’)指定最大值，但考虑 ADC 泄漏电流在较大的 RFILTER 值上流动时可能产生的影响。 这些泄漏电流会在 ADC 输入端引入显著的偏移误差。 kΩ kΩ、选择不大于10 μ s 的 RFILTER 来帮助将这些误差降至最低是可以接受的、但在大多数情况下、RFILTER < 5 μ s 通常就足够了。
为特定系统计算 RFILTER 后、选择一个等于或大于该值的标准电阻器。
如何选择差分和共模电容值
确定 FC-DIFF 和 RFILTER 后、使用以下公式确定差分滤波器 CDIFF 的电容器大小：
CDIFF = 1/[ 2⋅π ⋅FC⋅(2 ⋅RFILTER)]
然后、共模电容器、CCM、被选择为比 CDIFF 小10到20倍、这样：
CCM = CDIFF/10
或
CCM = CDIFF/20
给定之前确定的 RFILTER 和 FC-DIFF 值、假设 CCM = CDIFF/10、计算电容值：
CDIFF = 1/[ 2⋅π ⋅FC⋅(2 ⋅RFILTER)]= 1/[ 2 ⋅π ⋅2、560Hz ⋅(2 ⋅1、470 Ω)]= 21nF
CCM = CDIFF/10 = 21nF/10 = 2.1nF
这就是它的全部！ 现在、您可以将这些设计原则应用到下一个项目中。