This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8363:完整差分输入原理图查看

Guru**** 2511415 points
Other Parts Discussed in Thread: THS4561, THS4531, ADS8363

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/953721/ads8363-full-differential-input-schematics-review

器件型号:ADS8363
主题中讨论的其他器件:THS4561THS4531

大家好、

这是我的客户设计。 您可以帮您提供任何意见吗? 下面是我找到的内容、

1.将 CMA/CMB 引脚保持断开状态、因为它是全差动输入用例;

2.拆除 R154 R155 R156 C139 C140 C147 C148 C406 C408;

3.对于16位应用、请选择偏移较小的 THS4561;

FDA 的输入信号为2.5V 共模电压、摆幅为+-2V。 ADS8363的差分+-2.5V 输出摆幅的增益为1.25V/V。 我想将 THS4531的 OCM 设置为 ADS8363的2.5Vref。 FDA 可由5V 单电源供电。

这是一个双通道同步采样。 我能否使用 REFIO1同时为放大器的 ADC 和 OCM 供电? 我认为缓冲 REFIO1可以做到这一点、单个基准会引入更高的精度。

BTW、我在数据表中找不到 ENOB 数据。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jerry、

    ADS8363上未使用的输入应接地。  请考虑将 L5替换为直接短路或0欧姆电阻器。  您的 M0 = 0和 M1 = 1 (模式 II)、并显示 SDOB 进入 FPGA。  SDOB 仅在 M1=0 (模式 I 和 III)时有效、因此请验证所需的操作。  我强烈建议将 BUSY 路由到未使用的 GPIO 或至少是一个测试点-这使得将来的调试变得更加简单。

    我可以移除(或 DNI) R154-156和 R164-166、但保留 U20/21输入电容器的占位符。  还应考虑为 ADS8363的输入 CM 滤波器留出空间。  根据您所需的采样率、您可能会发现需要使用这些电阻器才能使输入正确稳定。  您可以为两个通道使用一个基准。

    可以根据 SNR 和 THD 计算 ENOB -它将为~15.1位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Tom。

    1.客户将短接 L5;

    2.它们还接地了包括 CMA/B 在内的未使用引脚 然而、NC 引脚保持悬空;

    输入通道更改为 CHA0和 CHB0、因为这与默认设置一样简单。 而且、SDI 可以简单地拉低以进行读取;

    4. M0=M1=0、客户将使用全时钟模式来获得快速速度。

    您能不能再帮我们看一下原理图?谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jerry、

    看起来更好!  当 SDI 保持在"0"时、不能使用全时钟模式。  为了使用全时钟模式、您需要将配置寄存器中的位7编程为"1"。  不过、吞吐量实际上没有差异- FC 模式使用2倍的 SCLK 速度、并在同一转换周期中读取数据。  HC 模式使用较慢的时钟、但在转换采样 N+1时输出采样 N。  总体吞吐量是相同的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Tom。

    我肯定会将位7 =1设置为全时钟模式。 这是一种通过 同步采样对2通道相电流进行采样的电机驱动应用。 我更喜欢全时钟、以便在同一个 CONVST/RD 信号周期内进行转换和传输阶段。