This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7945:在16时钟模式下、器件输出14位数据后的 SDO 状态

Guru**** 657500 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/904731/ads7945-sdo-state-after-device-outputs-14-bit-data-in-16-clock-mode

器件型号:ADS7945

大家好、

查看数据表中的16时钟模式器件运行情况、SDO 在 SCLK 的15和16周期内保持低电平。 但是、客户发现 SDO 在 SCLK 的16周期被拉高。 这是正确的行为吗?

SDO 有时在 SCLK 的15和16周期保持低电平、如数据表所示。 但有时、客户会发现上述行为。 能否确定这是否为预期行为?

此致、

Saito

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这是正确的行为。

    当 CS 在经过16 SCLK 后保持低电平时、器件继续输出最近转换的数据、从16 SCLK 下降沿开始。

    在第一幅图像中、请注意、开始的两 位是1 0。   16个 SCLK 之后、数据将再次输出。 在 17和18位(CS 变为高电平)、 现在再次重复1 0。 这就是为什么17为高电平、 然后 SDO 在 下一次时钟变化时快速变为低电平的原因。 但是、一旦 CS 变为高电平、SDO 将进入三态。  

    在第二幅图像中、请注意、开始的两位是 1 1。 16个 SCLK 之后、数据将再次输出。 这意味着位17和18也是高电平。 这就是当 CS 变为高电平时、第二个图像没有低电平状态的原因。

    此致

    Cynthia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cynthia-San、

    感谢您的清晰解释。 我和客户理解您的答案。

    此致、

    Saito