• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 303 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200：确定性延迟：SYSREF 设置与放大器；保持

admin
Guru**** 2387830 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/915137/adc12dj3200-deterministic-latency-sysref-setup-hold

器件型号：ADC12DJ3200

您好！

我收到了客户的以下问题。

问题1. 如果 SYSREF 和 DEV_CLK 相位(设置、保持)不符合数据表规格、延迟会波动多少？ 它是关于几个 clk 的 DEV_CLK 吗？
     在我们的当前系统中、JESD204B 延迟会随每次断电/通电而变化。
那么、我要查看该材料。
 / tidu171.pdf
根据"3.1要求1：调整 LMFC 并满足 SYSREF 设置和保持要求"
为了估算确定性延迟、我认为满足设置和保持条件至关重要。
因此，我觉得很难回答这个问题。 正确吗？
如果 TI 对此问题有解答、请回答我的问题吗？
此致、
Hiroshi
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hiroshi 您好、

    是的、您的假设是正确的。  需要调整 LMFC 并满足 SYSREF 设置和保持要求"。

    请查看数据表中下面提到的部分。 它展示了如何实现确定性延迟。 ADC 上有 SYSREF 校准功能、有助于满足设置和保持时间要求。

    7.3.6.3用于多器件同步和确定性延迟的 SYSREF 采集

    此致、

    Neeraj

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Neeraj、您好！

    感谢你的答复。

    此致、

    Hiroshi