• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 1 订户
  • 视图 202 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828

admin
Guru**** 2545150 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/926203/lmk04828

主题中讨论的其他器件：LMK04828

您好，

层级！

对于 lmk04828的每个端口、默认频率分频数不同、我们发现不同端口的正常频率分频范围也不同。 例如、当 dclkout10的分频数小于3且大于9时、输出波形将失真。 那么、我们想要询问不同端口的分频范围吗？ 它们是否分为高频输出和低频输出？

此致、

David

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    我的同事明天会回来。

    此致、
    Hao

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    确实 有 不同的默认输出分频器。 请参阅寄存器0x100和  "POR 默认值"列中的其他寄存器定义。

    您提到波形失真、请注意输出格式的占空比校正(DCC)函数。

    搜索关键字"占空比校正"以了解详细的寄存器设置。

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢！

     在我的调试之后、我遇到了另一个有关 LMK04828的问题。

    这张图片位于 LMK04828软件中。

    SYNC_DIS0的功能是什么？在我将其设置为0后 、波形失真很严重。  我必须将其设置为0才能调整数字延迟、否则无法调整数字延迟。

    2.我能否将其设置为1、然后调整数字延迟？因为我们可以通过将 DCLKout0设置为1来在 DCLKout0中获得更好的波形。

    此致、

    David

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    必须发生同步事件、数字延迟值才能生效。

    第1步、设置数字延迟值；

    第2步、设置 SYNC_DIS0 =1 以使 OUT0将响应同步操作；其他同步通道也可设置为1。

    第3步、切换 SYNC 引脚、切换 SYNC_POL 位、触发 SYNC；数字延迟将有效；

    第4步、清除 SYNC_DIS0=0；如果 SYNC 引脚上存在一些干扰、OUT0将不会响应同步操作。

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的帮助！

    em...What 't the unit of digital delay？as in the picture，digital delay is set as 5，how long is this delay？such as ms or ps？(数字延迟的单位是多少？如图所示，数字延迟设置为5，5，该延迟的

  • 0
    TI__Guru**** 2545150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    数字延迟允许一组输出从4个 VCO 周期延迟到32个 VCO 周期。 延迟步长可以是
    时钟分配路径周期的一半。 例如、2GHz VCO 频率会产生250ps 的结果
    粗调步骤。 在同步事件后、粗略(数字)延迟值在时钟输出上生效。
    有2种不同的方法可以使用数字延迟。
    固定数字延迟-允许所有输出在同步事件发生时具有已知的相位关系。 通常情况下
    在启动时执行。
    2.动态数字延迟-允许时钟的相位关系在时钟继续运行时发生变化。

    请参阅 LMK04828数据表 的"9.3.3数字延迟"部分中的详细信息。