[参考译文] DAC5681Z：数据采样率与插值间的关系

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/927337/dac5681z-data-sampling-rate-vs-interpolation

器件型号：DAC5681Z

您好！

我们无法理解 FPGA 的输入数据速率(输入时钟250MHz)与具有内插的 DAC (1GHz)的采样率之间的关系。我们看到了数据表(第20页和第21页)提供的示例、我们了解到这两个参数(FPGA 的输入数据速率和 DAC 的采样率)之间的比率应为1/4、以便从4个并行样本转换到4个不带插值的串行样本。如果我们在 DAC 中应用 x2或 x4插值会怎样？我们应该保持相同的比率1/4，还是将比率更改为1/8 (x2插值)或1/16 (x4插值)？