[参考译文] ADS1299：DOUT 始终接地

您好！

我们通过更改加电序列来避免这一问题。 起初、我们遵循 DS 第62页的"上电时的初始流程"图、第二个 ADS1299未传输到第一个 ADS1299。 但是、如果我们在为 AVDD 供电之前将 PWDN 设置为高电平、则 IC 会做出响应。 您以前是否看到过此问题发生？ 我们的配置是否有一些应该更改的内容？ 我们是否可以通过在供电之前将数字信号设置为高电平来损坏 IC？

谢谢你

您好、Husein、

根据您的设计原理图、您好像使用器件 U1A 的内部振荡器来驱动第二个 ADS1299 (U2A)。 请确保两个器件都遵循图67中所述的正确加电顺序、尤其是对于 U2A、因为它使用来自 U1A 的内部振荡器。 我希望这对您的调试有所帮助。   

谢谢。

-TC  

您好！

感谢您的及时响应。 我不确定当只有 SPI 线路时、两个器件如何遵循该序列。 现在我们要做的是为模拟和数字电源加电并立即设置 PDWN=1、否则它将不起作用。

如果我们尝试使两个器件都遵循该顺序、我们将：

1启动两个器件。

2等待第一个器件的振荡器唤醒(不确定需要多长时间)

3为第一个器件设置 PWDN=1

4为两个器件设置 RESET=1

5等待 tPOR

6发出复位脉冲并等待18个 tCLK

7 发送 SDATAC 命令

8 在第一个 ADS 上配置 CONFIG1.CLK_EN 位

9等待第二个器件上的振荡器唤醒

10在第二个器件上设置 PWDN=1

…

这是正确的、还是如何操作？

感谢你的帮助  

您好、Husein、

从原理图中、您还可以共享两个器件的 RESET 引脚。 如您所述、如果您共享 SPI 信号、并且使用内部振荡器驱动第二个器件、则可能必须在加电期间为两个器件设置 PDWN=1。 在这种情况下、如果您无法在与第一个器件分开的第二个器件上发出复位脉冲、这会有点棘手。 在您设置 CONFIG1寄存器中的 CLK_EN 位之前、第二个器件不会从第一个器件获取 CLK 输出。 您可能必须确保第二个器件上电后第二个器件中的所有寄存器都正确、并从第一个器件获取 CLK 信号。

我们建议使用图70B 中的菊花链配置。  

谢谢。

-TC

是的、它们共用复位引脚、如果我没有弄错、我们将按照图70B 配置进行正确操作？ 那么、您建议该配置的加电顺序是什么？ 我们应该改变什么？

谢谢你

您好、Husein、

我建议保持第二个器件 PWDN = 0、直到器件从第一个器件获得 CLK 信号、然后再设置第二个器件的 PWDN = 1。 您可能不想发出第二次复位、因为您共享的复位会导致第一个器件关闭 CLK 输出。 请验证第二个器件的所有寄存器设置是否正确、因为我们没有发出复位序列。  

谢谢。

-TC

您好！

我的情况相同、但我无法获得正确的寄存器内容。

对于第二个 ADS、将 PWDN 设置为0

设置第一个 ADS 以生成时钟(我已在示波器上对此进行了检查)

对于第二个 ADS、将 PWDN 设置为1

将 SDATAC 命令发送到第二个 ADS

读取 ID 寄存器内容、但当我需要0x3E 时获得0x92。

有什么建议吗？ 我是否需要在某个时候使用重置命令？ 我无法使用 RESET 引脚、因为它在2个 ADS1299之间共享。

此致、

斯蒂芬  

大家好、我们已经尝试了您提出的解决方案、但我们仍然得到全0。 由于这是标准硬件配置、我了解这是一种异常。  我们已经查看了所有路由和硬件配置、没有看到任何错误、因此我们怀疑这是初始化问题。 我们是否可以在器件上测试任何示例代码以检查情况？

感谢你的帮助。

您好、Husein、

经过一些讨论、设计团队建议使用图70 (b)中所示的菊花链配置。  对于菊花链配置、菊花链中的两个器件都必须满足第11.1节中所述的上电排序、以实现器件正确初始化。 如果不符合上电顺序、则器件可能无法正常运行、如您所见。 对于您的设计配置、最好具有单独的复位信号、以便可以单独初始化每个器件、而不是具有单独的 PDWNn 信号。   

谢谢。

-TC

抱歉、我不知道、但我们是否未遵循图70(b)中所示的配置？ 我们已经按照数据表中的建议制造了系统、是否有正确初始化此系统的方法？

您好、Husein、

建议的菊花链配置是使用相同的外部 CLK 为所有菊花链器件计时、而不是将时钟从一个菊花链器件级联到下一个菊花链器件。 如果使用后一种情况、则单独的复位信号将是使菊花链中的所有器件正确初始化的最可靠方法。

谢谢。

-TC   

我看到、我将尝试修改我们的当前系统以尝试此操作。 一旦 ADS1299通电、第二个 PWDN 就设置为高电平并在所有初始化期间保持此状态、这是否正常？

感谢你的帮助

您好、Husein、

如果两个器件在上电期间都接收到时钟信号、则可以将 PWDN 引脚斜升与具有上拉电阻器的电源保持在一起、如您的设计所示。  

谢谢。

-TC

如果我正确理解、它们在加电期间不会接收时钟信号。 ADS1使用内部时钟、并为 ADS2提供时钟。 那么、这是硬件配置。 我可以尝试破解板、这样我们就可以实现两个复位、而不是使用两个单独的 PWDN 信号、但我必须将第二个 PWDN 信号设置为高电平。 这是可以使用的解决方案、还是您认为我们可以实施哪些解决方案？

您好、Husein、

我看到您现在正在尝试做什么。 是的、可以在加电期间将 ADS2 PWDN 信号设置为高电平。 但是、在 CLK 存在且有效之前、ADS2器件的数字部分不会被初始化。 您仍然需要遵循 ADS2数据表中的加电时序图。  

谢谢。

-TC

我知道。 您可以参阅数据表上的加电图、但这仅适用于一个器件、而不适用于菊花链器件。 您能否为我们提供  菊花链器件的上电时序图？

您好、Husein、

所有器件的加电时序相同。 在 ADS2从第一个器件获取时钟信号后、您可以在 tPOR 之后或 VCAP1大于1.1V 后发出复位脉冲、以时间较长者为准。 请参阅上电时序图中的注释(2)。

谢谢。

-TC

由于两个器件共享复位信号、发出复位脉冲不会使第一个器件复位、这会关闭 CLK？  

[引用用户="Husein Gonzalez1"]

如果我正确理解、它们在加电期间不会接收时钟信号。 ADS1使用内部时钟、并为 ADS2提供时钟。 那么、这是硬件配置。 我可以尝试破解板、这样我们就可以实现两个复位、而不是使用两个单独的 PWDN 信号、但我必须将第二个 PWDN 信号设置为高电平。 这是可以使用的解决方案、还是您认为我们可以实施哪些解决方案？

[/报价]

您正在对解决方案进行更改、以便为每个器件单独进行复位、对吧？ 我描述的过程适用于具有单独复位控制的新配置。   

我们使用原理图中所示的配置制造了电路板。 是否有任何初始化序列允许我们正确引导系统？ 否则、我们没有其他替代方法尝试用新设计来破解我们的当前板并制造另一批新设计、但为此、我想确保无法使用当前配置正确初始化。