This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/ADS1292:ads1292 / drdy 问题

Guru**** 1861730 points
Other Parts Discussed in Thread: ADS1292
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/944629/ccs-ads1292-ads1292-drdy-problem

器件型号:ADS1292

工具/软件:Code Composer Studio

您好!

使用 ads1292时遇到问题。

当我使用连续模式读取样本时、ADS 状态的 drdy 引脚异常。

(中断边沿从低到高:上升边沿)

有人知道这些问题吗?

这是我的代码。

int main (void)
{

WDT_A_HOLD (WDT_A_base);

INIT_CS ();
INIT_GPIO ();

//GPIO_setPeripheralModuleFunctionOutputPin (GPIO_PORT_PJ、GPIO_PIN2 | GPIO_PIN1 | GPIO_PIN0、GPIO_primary_module_function);
init_mainOperation (_interrupt

);_main_main_main_main ();



initUserPort();
setPowerEnPin (true);

initADS1292();
hal_ads_start();
read_start=1;

while (1)
{
mainOperation ();

if (ads_read_flag)
{
hal_ads_read_sample (ads_buff);
ads_read_flag = 0;
}




#pragma vector=Port1_vector
__interrupt void P1_ISR (void)
{
switch (__even_in_range (P1IV、P1IV_P1IV_P1PI_break)












;p1p1p1p1g1_if = 1;p1p1pif_break = p1p1p1p1p1;p1p1p1p1pif_g4;p1p1p1p1p1pif_rid = p1

  • ADS1292 SCLK:1MHz
  • ADS1292 CLK:MSP430 2MHz

这是 ads1292的寄存器设置。

0x01,//CONFIG1:单次触发模式
为4kSPS 0xF3,//CONFIG2:启用导联脱落比较器,启用基准缓冲器,参考4V
0x10,//LOFF
0x65,//Channel1 //断电
0x65,//Channel2 //gain12
0x25,//RLD_SENS
0x02_SENFF
,0x40/ STAT_S
//RESP1
0x03、//RESP2
0x03 // GPIO 

谢谢。

此致、

Youngjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Youngjun、

    我没有看到任何 DRDY 信号问题。 有关 DRDY 信号的说明、请参阅 ADS1292数据表中的第8.5.1.6节。

    当新的转换数据就绪时(与 CS 信号无关)、DRDY 将转换为低电平、并在 SCLK 下降沿被拉至高电平。

    在波形中、您可能还需要捕获 SCLK 信号以进行确认。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    感谢您的回复。

    那么、此时读取数据是否正确?

    鼓风中断两次(上升沿)。

    我认为下图的单调状态必须很高。

    当我在  上述时序读取测试波数据时、CH2数据反相。

    或者、数据会像这样损毁。

    谢谢。

    此致、

    Youngjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Youngjun、

    DRDY 的下降沿表示新数据可用。

    在该下降沿之后、如果未提供 SCLK、则 DRDY 将保持低电平、直到下一次新数据可用。

    器件将短时间驱动线路、并再次将线路拉至低电平以指示新数据。

    这就是 DRDY 从低电平开始的原因。

    我不关注 CH2反转。 您能否提供其他详细信息?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    当我在上图的第一个上升沿读取数据时、CH2数据反相。
     

    当我只读取广告数据时,ddy 工作正常。

    我想、其他代码似乎会干扰延迟计时。

    谢谢。

    此致、

    Praveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Youngjun、

    您应该在 DRDY 的下降沿而不是上升沿读取数据。

    请澄清您的意思:"当我只读广告数据时、单调工作正常。"。