This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLC2558:TD (CLK-Dov)规格

Guru**** 2386620 points
Other Parts Discussed in Thread: TLC2558
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/950603/tlc2558-td-clk-dov-spec

器件型号:TLC2558

您好!

 

TLC2558数据表规定、当 fs=1时、从 SCLK 上升沿到 SDO 有效、TD (CLK-Dov)。

但是、我的客户在 fs=1时捕获了 SPI 波形、如下所示。 (CH1=SCLK、Ch2=CS、Ch3=SDI、Ch4=SDO)
SDO 似乎在 SCLK 下降边沿上有效、而不是数据表中指定的上升边沿。
数据表是否错误?


此致、
希拉诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Hirano-San、

    如何控制 TLC2558上的 FS 输入?  它是静态的还是通过 GPIO 控制的?  此外、您能否使用更快(理想情况下为20MHz)的 SCLK 重新捕获该波形?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom、

     

    感谢您的回答。

     

    FS 输入始终为高电平、静态。

    我的客户使用随附的.xlsx 文件中的10MHz SCLK 重新捕获波形。

    SIO 在 SCLK 上升沿发生变化。
    e2e.ti.com/.../EAM1_5F00_TLC2558.xlsx

     

    此致、

     

    希拉诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Hirano-San、

    从这些器件输出的串行数据在½ μ s 时钟周期内预先释放、外加一个延迟。  这意味着、虽然有效输出数据在 SCLK 的上升沿可用、但上升沿也会触发下一个数据位。  在低时钟速度下、数据可能会在数据应该有效时发生变化。  当您将 SCLK 速度提高到20MHz 时、它应该开始看起来像是数据在下降时钟边沿上发生变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom、

     

    感谢您的回答。

     

    但是、数据表图19未显示您提到的内容、它显示 SDO 在 SCLK 下降沿延迟之后生效、而不是在您提到的上升沿。 这让我的客户感到困惑。

     

    请在下一次 TI 修订时更正数据表。

     

    此致、

     

    希拉诺