This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1299:使用两个 ADS1299的菊花链模式标准所需的硬件配置

Guru**** 2551110 points
Other Parts Discussed in Thread: ADS1299

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/950184/ads1299-needed-hardware-configuration-for-daisy-chain-mode-standard-using-two-ads1299

器件型号:ADS1299

大家好、

如果我在硬件配置中使用两个 ADS1299时出错、我需要您的帮助来解释

-第二个 CLKSEL 是否应该为低电平以强制 ADS 使用第一个芯片为其提供的外部时钟  

请参阅以下原理图  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jabrane、

    如前所述、数据表中的图70 (b)显示了如何以菊花链配置器件。 从原理图中可以看到、两个 ADS1299器件都没有采用菊花链配置进行连接。 参考图70 (b)、Device2的 DAISY_IN 信号接地、DOUT 信号路由到器件1的 DAISY_IN 引脚。 然后、可以从器件1的 DOUT 引脚检索两个器件的菊花链数据。  

    如果在外部驱动两个器件时没有如图70 (b)所示的相同 CLK、则建议为每个器件使用单独的复位信号、以实现更稳健的加电初始化序列。 如果您使用器件1的内部 CLK 来驱动第二个 ADC、则需要将器件2的 CLKSEL 引脚设置为低电平(外部时钟)。 DS 上的表6显示了如何设置器件的时钟。 您还需要在 CONFIG1寄存器中将 CLK_EN 位设置为1、以启用要在器件1的 CLK 引脚中输出的时钟(CLKSEL 引脚设置为1)。  

    有关可在菊花链配置中共享的其余信号、请参阅相同的图。  

    谢谢。

    -TC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我指的是图70(a)。

    第二个 ADS1299芯片是否需要由第一个 ADS1299芯片从外部驱动 CLK?   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jabrane、

    图70 (a)是标准配置、而不是菊花链配置。 在此标准配置中、您也可以使用器件1为器件2计时。 我之前介绍的设置对于此配置仍然有效。  

    谢谢。

    -TC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的问题很简单。 我可以或者我应该(必须)为第二个芯片使用外部时钟

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该器件可满足您的设计要求。  

    谢谢。

    -TC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的帮助。

    但我没有得到明确的回应