This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ5200RF:问题

Guru**** 2538950 points
Other Parts Discussed in Thread: ADC12DJ3200

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/948182/adc12dj5200rf-issues

器件型号:ADC12DJ5200RF
主题中讨论的其他器件:ADC12DJ3200

大家好、

另一位客户询问 ADC12DJ5200RF、很抱歉再次打扰您。

客户问题描述如下:

ADC 为 ADC12DJ5200RF 并配置为 JMOD1。 传输层代码是参照 ADC12DJ3200的示例项目编写的。 仔细检查后、未发现任何问题。

2. JTEST=Ramp 测试模式时,读出的数据正确,表示链路正确。

3.更改为 JTEST=nomal 模式后、发现传输层的输出波形只有一部分是正确的正弦波(输出为240位、分为20个通道* 12位)、其余的错误。 一些波形如下所示

4.为了找出问题,我配置 JTEST=Transport Layer 测试模式,观察 lane0 ~ lane7接收到的数据,并查看测试数据是否错误。 它不同于表61中的说明。 数据表中 n '= 12、f = 8种模式(长度= 1帧)的短传输测试模式。 数据似乎放错了位置

如图所示:(从上到下、对应于表61的 DA0 ~ DA7)

传输层测试模式和斜坡测试模式之间的区别在于是否包含传输层。 这是否意味着传输层有问题? 可能的原因是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amy、

    没问题、我将为您研究一下。

    我明天会给你一个答案。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    我是 Amy 所谈论的客户。 感谢你的答复。

    我现在已经解决了这个问题。 只需反转每个八位位组的顺序即可获得正确的测试数据、现在我在屏幕上看到了正确的正弦波。

    但一个新的问题开始困扰我,如果你能给我一些建议,我将非常感激。

    下面是该问题的一些说明:

    JMOD=1、 两个 RX 内核被用来接受来自 FPGA 中16个通道的数据。  我根据表28中的格式对所有数据进行排序、并绘制波形:

     TI ADC 的时间间隔似乎是错误的。

    2. 我已通过检查短程传输测试模式的测试数据来确认数据的顺序。

    如果仅使用来自一个 RX 内核的数据进行绘制、则其波形很好、如下所示:

    希望大家能给我一些建议。 期待您的回复。 再次感谢您!

    此致、

    我好菜啊 μ A

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好我好菜啊、

    您使用的是两个链接还是一个链接?

    如果为2、则可能会发生的情况是、一个或两个样本关闭了一个链路。

    您可以尝试在数据采集中收集两条链路、并移动其中一条链路或另一条链路、以查看该链路是否正常运行。

    请随时向我发布、如果可以的话、请告诉我。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob

    感谢你的答复。

    是的、我们使用两个链路、每个链路连接到一个 RX 内核。

    我们尝试将 链路 B 移动一帧(40个样本)、并且波形正确(使用昨天的数据)。

    但情况并非总是如此。 有时数据是正确的、两条链路 没有帧对齐。

    下面是另一个可能与此问题有关的线索:我们不向 ADC 发送 sysref、因为它有问题。 链接可以在没有 sysref 的情况下启动、因此我们没有处理它。

    不同步的 LMFC 是否会导致这种现象?

    此致、

    我好菜啊 μ A

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好我好菜啊、

    现在的问题是 FPGA 参考时钟、它不是在 FPGA 内部分配给每个四通道。

    例如、如果参考时钟进入 qual0、则被推到 qual1、然后到达 qual2、依此类推、延迟太大。

    最好参考时钟进入 FPGA、然后拆分为四个副本输出/扇出缓冲器、然后每个输出路由到所使用的每个四路输出。

    此致、

    Rob