This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS4449EVM:延迟值

Guru**** 1277170 points
Other Parts Discussed in Thread: ADS4449
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/945677/ads4449evm-values-of-delays

器件型号:ADS4449EVM
主题中讨论的其他器件:ADS4449

大家好、

我们收到了一位客户关于 ADS4449延迟值的请求。

clkoutabp 和 clkoutabn 之间的最大延迟是多少?
该延迟是否保持稳定?
延迟是否随时间变化?
延迟在哪个时间后发生偏移?

这4个问题适用于:
- clkoutabp/clkoutabm 和 DAB[13:0]p/DAB[13:0] n 之间的延迟
- DAB[13:0]p 和 DAB[13:0]n 之间的延迟
- clkoutcdp/clkoutcdm 和 DCD[13:0]p/DCD[13:0] n 之间的延迟
- DCD[13:0]p 和 DCD[13:0]n 之间的延迟

我们有这些信息吗?

此致、

Danilo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Danilo:请参阅下面的内容。  -RJH

    clkoutabp 和 clkoutabn 之间的最大延迟是多少?
    该延迟是否保持稳定?
    延迟是否随时间变化?
    延迟在哪个时间后发生偏移?

    clkoutabp/n 是以 LVDS 数据输出为基准的差分输出时钟。  正(p)侧和负(n)侧之间没有数据或预期延迟、也没有随时间变化。

    时钟输出和数据引脚之间的延迟在第6.7节的建立和保持时间中进行了规定。  建立时间为850ps、保持时间为840ps。  如图40所示的时序图。

    -RJH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    达尼洛

    随附了设计团队提供的其他时序值的相关信息。

    此致、

    Jime2e.ti.com/.../Timing-info.docx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    客户在下面有后续问题。

    "数字通道 AB 和 CD 由 FPGA 采样。 您是否有任何想法来保证 AB 样片 n 和 CD 样片 n 将同时采样?

    我知道我可以使 ads4449生成图案。 但我希望在延迟低于0.5ns 的情况下同时生成该模式。 甚至更少 IF

    最大可能值。 到目前为止、只要我在图形发生器中写入图形、就会生成图形。 这会在不同的上生成的模式之间产生延迟

    通道"

    此致、

    Danilo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    达尼洛

    所有四个通道都具有异步测试图形发生器。 这是无法完成的。

    此致、

    Jim